일반기술

전자시스템수준 설계 방식에서의 효과적인 설계 검증장치 및 이를 이용한 검증 방법

"본 기술은 설계된 매우 복잡한 시스템 수준으로부터의 디지털 시스템의 설계를 위한 설계 검증을 체계적이며 효율적으로 수행하는 검증 장치와 이를 이용한 체계적이며 효과적인 검증 방법에 관한 것이다.; 본 기술에서는 임의의 컴퓨터에서 수행되어지는 본 기술의 검증 소프트웨어로 하여금 DUV 내지는 DUV 내의 1 이상의 설계객체에 부가적인 코드나 부가적인 회로를 추가하고, 필요시에는 DUV 전체 내지는 DUV 내의 1 이상의 설계객체에 대한 원 설계 코드를 추상화 수준이 높은 다른 코드로 본 기술의 검증 소프트웨어를 사용한 자동화된 방식 또는 수동적 방식을 통한 모델링 과정을 통하여 모델링하거나 또는 DUV 내의 1 이상의 설계객체를 하드웨어기반검증플랫폼에 구현하거나 또는 DUV 내의 1 이상의 설계객체들에 대한 상기 모델링 과정과 DUV 내의 1 이상의 다른 설계객체를 하드웨어기반검증플랫폼에 구현하여 1회 이상의 시뮬레이션을 수행하게 한다. 시뮬레이션 수행은 1 이상의 컴퓨터에서 수행되는 1 회 이상의 시뮬레이션을 1 이상의 시뮬레이터 또는 1 이상의 시뮬레이터와 1 이상의 하드웨어기반검증플랫폼을 이용하여 수행하거나, 또는 네트워크 상에서 연결된 2 이상의 컴퓨터에서 돌아가는 2 이상의 시뮬레이터 또는 2 이상의 시뮬레이터와 1 이상의 하드웨어기반검증플랫폼을 이용하여 병렬적 수행도 가능하게 함으로서 전체 검증 시간과 검증 비용의 대폭적인 단축을 가능하게 하고, 검증의 효율성을 크게 높일 수 있게 한다."