일반기술

10G 이더넷 인터페이스 지원 고속 패킷처리 기술

□ 10G 이더넷 인터페이스 MAC/PHY 기술 - 10G 이더넷 용 광 트랜시버 (XFP) 구동 회로 설계 및 제어 기술 - 10G 이더넷 MAC/PHY 구동 회로 설계 및 제어 기술 - 10G 고속 인터페이스 (XFI 및 XAUI) 설계 기술 - 고속 PCB 설계 기술 - 각 디바이스 진단 시험을 위한 소프트웨어 - 각 디바이스의 구동을 위한 드라이버 * SPI-4.2 인터페이스 기술 - SPI-4.2 인터페이스 FPGA용 소스 코드 - 10G 이더넷 MAC과 연동 기술 - FPGA의 진단 시험을 위한 소프트웨어 - FPGA 구동을 위한 드라이버 해당 기술은 10G 이더넷 인터페이스 구현을 위한 MAC/PHY 기술, 10G 이더넷 프레임을 SPI-4.2 인터페이스로 변환하기 위한 고속 패킷 처리 기술 등으로 구성된 하드웨어 설계 기술과 각 기능 블록에 대한 진단 프로그램, 각각에 대한 디바이스 드라이버 등의 소프트웨어 설계 기술을 제공함으로써, 해당 기술이전을 통해 10G 이더넷 인터페이스를 개발하고 이더넷 프레임을 다양한 네트워크 응용에 맞게 처리할 수 있는 고속 FPGA 또는 ASIC를 개발하며, 제작된 하드웨어를 진단하고 운영할 수 있는 소프트웨어의 손쉬운 개발이 가능하도록 하는데 목적이 있다. 이더넷 기술은 1G 및 10G 이더넷의 등장과 함께 기존의 LAN 영역을 벗어나 MAN/WAN으로 확대 적용되고 있다. 이더넷 기술은 전달망 영역에서도 그 효용성이 증가되어 최근 이더넷 기반의 2계층 패킷 기술을 광 전달 장비에 통합하려는 움직임이 활발히 전개되고 있다. 이더넷을 다양한 네트워크 응용에 적용하기 위해서는 이더넷 프레임을 원하는 대로 처리할 수 있는 기술이 필요한데, 이를 위해서는 안정적인 이더넷 인터페이스 설계 기술과 고속의 이더넷 프레임을 저속의 표준화된 병렬 인터페이스로 변환하여 프레임 처리를 용이하게 할 수 있는 기술이 필요하다. 또한, 개발 기간 및 비용을 단축하기 위해서는 하드웨어의 각 기능 블록에 대한 효율적인 진단 프로그램과 하드웨어를 안정적으로 운영할 수 있는 디바이스 드라이버 설계 기술이 필요하다. <활용방안 및 기대성과> - 10G 이더넷 인터페이스 개발에 활용 - 10G 급 이더넷 프레임 프로세서 개발에 활용 - 10G 급 시스템 패킷 인터페이스 (SPI-4.2)를 필요로 하는 각종 데이터 처리 엔진 개발에 활용 - 고품질, 고성능 10G급 이더넷 장비 개발에 활용 - 국내 네트워크 장비 개발 업체의 고속 이더넷 구현 핵심 기술 확보 - 기술 개발 기간 단축 및 투자 비용 축소로 인한 시스템의 원가 절감