일반기술

파이프라인 시간 디지털 변환기의 스테이지 블록 회로, 이를 이용하는 파이프라인 시간 디지털 변환기 및 씨모스온도센서

파이프라인 시간 디지털 변환기의 스테이지 블록 회로, 이를 이용하는 파이프라인 시간 디지털 변환기 및 씨모스 온도센서가 개시된다. 해당 기술은 스테이지 입력 신호를 소정의 시간만큼 지연시키는 지연 라인; 상기 스테이지 입력 신호의 펄스 폭에서 기준 펄스 폭 만큼 축소시키는 감쇄 라인; 상기 지연 라인의 출력단 및 상기 감쇄 라인의 출력단 중 어느 하나의 신호를 스테이지 출력 신호로 선택하는 멀티플렉서; 및 상기 감쇄 라인 출력단 신호의 변화에 따라 전환되는 신호를 상기 멀티플렉서의 제어 신호로 인가하는 플립플롭을 포함한다. 해당 기술에의하면, 시간 디지털 변환기의 구조를 파이프라인 구조로 설계하고 각 스테이지의 설계를 새롭게 함으로써, 순환식 시간 디지털 변환기에 비해 동작 시간을 현저히 줄일 수 있고, 전력 소모도 감소시키며, 면적 또한 줄일 수 있다.