일반기술

10bit 200MS/s 아날로그-디지털 신호변환기(ADC) 및 관련 저잡음 500MHz 클럭발생기(PLL) 회로기술

해당 기술은 혼성모드 SoC 구현에 필수적으로 요구되는 신호변환기 관련 아날로그 회로 구현기술로서, 65nm CMOS 10bit 200MS/s 아날로그-디지털 신호변환기 및 관련 클럭발생기(500MHz PLL)를 포함한다. □ 기술의 특징- 신호변환기 및 관련 클럭발생기(ADC, PLL 등) 구현기술은 핵심 회로설계 기술 자체뿐만 아니라 주변 회로 등 요구되는 제반 설계 know-how 인하여 기술개발에 소요되는 기간이 길고, 동일한 목적에 사용되는 IP라도 그 구현 방식이나 설계방법 등에 따라 전력소모나 소요면적의 차이가 크게 나타날 수 있음 - 핵심 설계기술은 신호변환기 구현에 적용 가능하며, 이를 통하여 신호변환기 IP의 경쟁력과 관련 SoC 개발에 우위를 점할 수 있다. 개발 완료된 신호변환기는 재사용이 용이하여 최소한의 인력투입을 통하여 유사한 동작사양을 요구하는 시스템 업체에서 재활용이 가능함 - 차세대 CMOS 기반의 신호변환기 및 관련 클럭발생기(ADC, PLL 등) 설계기술은 저전압에서 안정적인 동작을 보장하면서도 ADC는 10bit 200MS/s 의 성능을, PLL은 500MHz 1% RMS jitter의 성능을 경쟁관계에 있는 다른 IP 기술에 비해 낮은 전력소모와 적은 면적으로 구현하였음 □ 활용방안 및 기대성과10bit 200MS/s ADC(Analog-to-Digital Converter)와 500MHz PLL(Phase Locked Loop) 기술은 방송통신 이동 서비스 및 멀티미디어 서비스를 위한 고성능/저전력/고집적 SoC를 구현함에 있어 기반 핵심 아날로그 IP 기술로서, 해당 분야 기술선진국도 현재 저전력 툭성의 고정밀 성능을 갖도록 기술개발이 진행 중에 있다. 따라서 국내 독자기술로 개발된 CMOS 소자기반 신호변환기(ADC) 및 관련 클럭발생기(PLL) 회로기술을 유/무선 통신 및 멀티미디어관련 SoC 부품 업체에 전수하여 개발 시스템의 국제 경쟁력 향상에 기여하고자 한다. 그리고 기술이전하고자 하는 IP 기술을 IP 공급/유통 가능한 업체에 공급함으로써 국내 IP 유통시장의 활성화를 도모할 수 있다. CMOS 기반의 저전압/저전력 신호변환 기술 및 아날로그 IP 기술의 산업체 자체 확보를 통한 IT 제품 경쟁력 강화와 함께 개발 상품의 원가절감 등을 위해서는 해당 기술이 필요하다. □ 국외 기술현황- 고속의 디지털 신호처리 추세에 발맞추기 위해 보다 성능이 우수하고 속도가 빠르며 낮은 소비전력을 갖는 신호변환기 (ADC/DAC/SDM)가 요구되므로, 새로운 저전력회로 구성이 가능한 공정을 기반으로 새로운 신호변환기 구조 및 저전압 회로기술을 개발하고 변환속도 개선, 디지털 오류보정(digital calibration) 기법을 이용한 잡음제거에 의한 고해상도화, 고 정밀도(precision) 개선에 노력 - Nyquist rate CMOS ADC는 비디오 신호를 처리하기 위한 10bit 100MS/s 이상의 고속 고해상도 사양과 미세공정사용으로 인한 저전압 회로 개발을 중심으로 연구가 진행되고 있으며, 2007년, 2008년 ISSCC에 90nm 이하 공정기술로 구현된 저전압 10bit/11bit 200MS/s pipelined ADC들이 발표 되었음. 또한 저전압으로 인해 발생되는 증폭기 이득에러 등을 보정하기 위하여 아날로그 및 디지털 보정기법들이 꾸준히 개발되고 있음 - 클럭발생기 모듈 개발의 양상은 One-chip IC화와 TCXO 등을 내장하는 복합모듈화 추세이며, 시스템의 다른 블록까지 one-chip되는 SoC 형태로 진화되고 있음. 뿐만 아니라, 65nm 이하 미세 나노공정으로 발전되면서 저전압/고성능 클럭발생기는 저전압으로 동작하는 다른 신호처리부를 위한 정밀한 클럭 신호원의 생성을 위해 필요하며, 65nm 공정기술을 이용하여 저전압, 저지터, 저소비전력, 고해상도 등에 연구개발에 초점을 두고, 디지털/아날로그 양전원사용, 보정기법에 의한 저전압화, All-digital PLL 방법 등의 경향으로 가고 있음 □ 국내 기술현황- 기술개발 비용 및 관련분야 인력, 기술력 부족으로 중소 벤처업체들의 기술 개발이 전무한 실정이며 SoC구현에 요구되는 대부분의 관련 IP를 수입에 의존하고 있음. - 대기업 중에서는 파운드리 업체 (삼성전자 및 동부 하이텍)를 중심으로 상용 ADC IP를 자체 제작, 활용하고 있으나, 삼성전자의 경우 자체 개발 SoC 수요에 한정적으로 활용하고 있으며, 동부 하이텍의 경우 제작된 IP의 성능 경쟁력이 낮아 활용도가 매우 낮음. - ETRI는 CMOS 기술을 이용한 셀룰러, PCS 및 IMT-2000용 아날로그 신호처리 칩 개발에 있어, 11bit 50MHz 수준 DAC를 설계하여 저소비전력 특성(29mA 이하)의 기능블록회로로 활용하였고, 130nm~90nm 의 공정을 이용해서 10bit~12bit 수십MHz~400MHz의 속도로 동작하는 나이퀴스트 신호변환기(ADC/DAC), 95dB 20KHz 성능의 음성신호 처리용 SDM, 수MHz 신호대역, 70dB 수준의 통신용 SDM 및 관련 아날로그 IP를 40여종 개발하여 상용화 기술을 개발하고 있음. - 대학과 대기업에서는 고속/고해상도(10bit/200MSps) ADC를 프로토타입 수준에서 개발한 예가 있고, 관련 기술 개발을 꾸준히 하고 있음. - 국내 대기업의 경우, 기존 공정(180nm, 130nm 등)을 사용해서 제작된 PLL을 미세공정(65nm, 45nm 등)으로 개발하여 저전압, 저전력 및 소형화를 이루는 형태로 개발이 진행되고 있고 국내 대학에서도 소자 스케일링에 따른 PLL 구조기술과 핵심 기능 블록의 디지털화, 오차 보정회로 등 관련 기술개발을 활발히 진행하고 있음.