일반기술

조건부 감산방법 및 감산기

피감수와 감수의 입력 M비트값을 각기 한 비트씩 분리 감산하여 각기 두 비트의 차값과 빌림수값을 구하는 감산과정과, 상기 감산과정에서 얻어진 M비트의 차값과 빌림값을 이전단의 빌 림값에 의해 조건적으로 M/2개의 비트로 선택하여 최하위의 첫번째 및 두번째 비트의 감산 결과값을 구하는 제1선태과정과, 상기 감산 과정에서 얻어진 M비트의 차값과 빌림값을 이전단의 빌림값에 의해 조건적으로 M/2개의 비트로 선택하여 세번째 및 네번째 비트의 감산 결과값을 구하는 제2선태과정과, 상기 감산과정에서 얻어진 M비트의 차값과 빌림값을 제2선택과정에서 얻어진 한 비트의 빌림값에 의해 조건적으로 M/2개의 비트로 선택하여 나머지 비트의 결과값을 구하는 제3선택과정으로 이루어짐을 특징으로 한 조건부 감산방법.1. 피감수와 감수의 입력 M비트값을 각기 한 비트씩 분리 감산하여 각기 두 비트의 차값과 밀림수값을 구하는 감산과정과, 상기 감산과정에서 얻어진 M비트의 차값과 빌림값을 이전달의 빌림값에 의해 조건적으로 M/2개의 비트로 선택하여 최하위의 첫번째 및 두번째 비트의 감산 결과값을 구하는 제1선택과정과, 상기 감산과정에서 얻어진 M비트의 차값과 빌림값을 이전단의 빌림값에 의해 조건적으로 M/2개의 비트로 선택하여 세번째 및 네번째 비트의 감산 결과값을 구하는 제2선택과정과, 상기 감산과정에서 얻어진 M비트의 차값과 빌림값을 제2선택과정에서 얻어진 한 비트의 빌림값에 의해 조건적으로 M/2개의 비트로 선택하여 나머지 비트의 결과값을 구하는 제3선택과정으로 이루어짐을 특징으로 한 조건부 감산방법.2. 제1항에 있어서, 제1선택과정은 상기 감산과정에서 얻어진 최하위 비트의 빌림값에 의해 다음 비트의 차값을 구하는 것을 특징으로 하는 조건부 감산방법.3. M비트의 피감수와 감수를 각기 한 비트씩 분리 연산하여 한 비트의 빌림수와 두 비트의 차값을 구하는 제1연산수단과, 상기 제1연산수단에서 얻어진 한 비트의 빌림수값에 의해 상기 M비트 중에서 다음 두 비트의 피감수와 감수를 각기 한 비트씩 분리연산하여 두 비트의 차값과 한 비트의 빌림수값을 구하는 제2연산수단과, 상기 제2연산수단에서 얻어진 빌림수값에 의해 M비트의 나머지 피감수와 감수를 각기 한 비트씩 분리 연산하여 네 비트의 차값과 한 비트의 빌림수값을 출력하는 제3연산수단으로 구성함을 특징으로 한 조건부 감산기.4. 제3항에 있어서, 제1연산수단은 입력되는 M비트의 피감수 및 감수에서 최하위의 한 비트를 감산하여 두 비트의 빌림수와 두 비트의 차값을 구하는 제1감산기와, 상기 M비트중에서 다음 하위비트의 피감수와 감수를 감산하여 두 비트의 빌림수와 두 비트의 차값을 구하는 제2감산기와, 상기 제1감산기에서 구해진 빌림수값에 의해 상기 제2감산기에서 얻어진 두비트의 빌림수와 차값을 M/2로 구하여 출력하는 제1선택기로 구성함을 특징으로 한 조건부 감산기.5. 제3항에 있어서, 제2연산수단은 상기 M비트중에서 3번째 및 4번째의 피감수와 감수와를 각각 감산하여 각각 두 비트의 빌림수와 두 비트의 차값을 구하는 제3, 제4감산기와, 상기 제3감산기에서 구해진 각각의 두 비트의 빌림수값에 따라 제4감산기에서 구해진 두 비트의 빌림수 및 차값을 각각 M/2로 선택하여 출력하는 제2, 제3선택기와, 상기 제2, 제3 선택기에서 선택되어 얻어진 4비트의 값과 제3감산기에서 얻어진 두 비트의 차값을 제1선택기에서 출력되는 빌림수에 따라 M/2로 선택하여 3비트의 값을 출력하는 제4선택기로 구성함을 특징으로 한 조건부 감산기.6. 제3항에 있어서, 제3연산수단은 입력 M비트중에서 나머니 4비트의 피감수와 감수를 각각 1비트씩 감산하여 각각 두 비트의 빌림수와 차값을 구하는 제5 내지 제8감산기와, 상기 제5감산기로 부터 구해진 두 비트의 빌림수값에 따라 제6감산기에서 구해진 두 비트의 차값과 빌림수를 각각 M/2로 선택하여 출력하는 제5, 제6 선택기와, 상기 제7감산기에서 구해진 두 비트의 빌림수값에 따라 제8감산기에서 구해진 두 비트의 차값과 빌림수값을 각각 M/2로 선택하여 출력하는 제7, 제8 선택기와, 상기 제8선택기에서 구해진 각각의 빌림수값에 따라 상기 제7, 제8선택기에서 각각 두 비트씩 얻어진 차값과 빌림수값에 따라 상기 제7, 제8선택기에서 각각 두 비트씩 얻어진 차값과 빌림수값 및 제7감산기에서 각각 1비트씩 얻어진 차값 및 빌림수값을 M/2로 선택하여 각각 3비트값을 구하는 제9, 제10선택기와, 상기 제4선택기에서 얻어진 빌림수에 의해 제9, 제10선택기에서 각각 3비트씩 얻어진 값과 제5감산기에서 얻어진 두 비트의 차값 및 제7, 제8선택기에서 각각 1비트씩 얻어진 값을 M/2로 선택하여 나머지 비트의 결과값을 구하는 제11선택기로 구성함을 특징으로 한 조건부 감산기.7. 제3항 내지 제6항의 어느 한 항에 있어서, 제1 내지 제8감산기는 입력한 비트의 피감수와 감수를 배타적 논리합하여 차값(DO)을 출력하는 배타적 논리소자와, 상기 배타적 논리합소자의 출력값과 한 비트의 입력 피감수를 논리곱 반전하여 빌림수(B1)값을 출력하는 낸드게이트와, 상기 배타적 논리합소자의 출력값을 반전하여 차값(D1)을 출력하는 인버터와, 상기 배타적 논리합소자의 출력값과 한 비트의 감수값을 논리곱하여 빌림수(BO)를 출력하는 낸드게이트로 구성함을 특징으로 한 조건부 감산기.8. 제4항에 있어서, 제1감산기는 피감수와 감수의 입력 비트가 8비트일 경우에 최하위 한 비트의 감산 결과 값을 구하여 출력하는 것을 특징으로 한 조건부 감산기.9. 제4항에 있어서, 제1선택기는 피감수와 감수의 입력 비트