일반기술

박막 트랜지스터 및 그 제조방법

해당 기술은 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 기판 상부에 형성된 게이트 전극과, 기판 상부에 게이트 전극을 감싸며 형성된 게이트 절연막과, 게이트 절연막 상부에 상호 이격되어 형성된 제1 소스 전극 및 제1 드레인 전극과, 제1 소스 전극 상부에 형성되며, 게이트 절연막으로부터 부상(浮上)된 제1 연장부를 가지는 제2 소스 전극과, 제1 드레인 전극 상부에 형성되고, 게이트 절연막으로부터 부상(浮上)된 제2 연장부를 가지며, 제2 소스 전극과 상호 이격되어 있는 제2 드레인 전극과, 게이트 절연막 상부의 제1 및 제2 소스 전극과 제1 및 제2 드레인 전극의 상호 이격된 영역에 형성된 반도체층을 포함하는 것을 특징으로 한다.해당 기술에의하면 제2 소스 전극 및 제2 드레인 전극이 게이트 절연막으로부터 각각 부상되며 상호 이격된 제1 연장부 및 제2 연장부를 각각 가지도록 형성함으로써, 하부 게이트 구조를 갖는 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.