일반기술

덧셈기만을 사용한 비트 분리 구조의 고속 병렬 디지털 필터

본 기술은 처리 속도가 보다 향상된 덧셈기만을 사용하며 비트 구조를 갖는 고속의 병렬 디지털 필터에 관한 것이다.기존의 디지털 필터는 기본적으로 필터 계수와 입력 데이터를 송신하는 부분과, 각 탭의 승산 결과들을 가산하는 부분으로 구성되어 있다. 이 경우, 승산을 위한 부분은 하드웨어로 구현할 경우 많은 자원이 소요될 뿐 아니라, 연산 시간도 많이 걸려 전체 처리 속도를 느리게 만든다는 문제가 있었다.반면, 본 기술에서는 데이터를 비트 단위로 분할하여 각 비트별로 연산을 수행하고, 각 비트별 연산은 곱셈기를 이용하지 않고 덧셈기만을 이용하도록 구성함으로써, 처리 속도가 보다 향상되도록 구현할 수 있다본 기술에 의한 디지털 필터는 입력 자료가 데이터인지 또는 필터 계수인지를 구분하는 분배기, 필터 계수를 저장하는 계수 레지스터, 데이터를 부호 및 크기 형태의 데이터로 변환하는 변환기, 변환된 데이터를 저장하는 데이터 레지스터, 데이터의 부호와 데이터의 현재 비트의 값에 따라 필터 계수를 선택하는 필터 계수 선택기, 필터 계수 선택기에서 선택된 필터 계수들을 가지고 부분합을 계산하는 덧셈기, 덧셈기의 부분합들을 왼쪽으로 쉬프트하는 쉬프터 및 부분합을 누적하여 가산하는 누적 덧셈기를 포함하여 구성되어 있다.이와 같이 이루어진 본 기술에 의하면, 기존의 곱셈기를 이용한 디지털 필터보다 더 작은 자원을 사용하여 더 빠른 디지털 필터의 구현이 가능하다는 효과가 있다