일반기술

상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭

본 기술은 클럭의 스윙폭이 절반으로 감소된 상보게이트 파형의 절반스윙 클럭구동회로와 이를 이용하여 지연시간을 보상하고 절감한 플립플롭에 관한 것이다.집적회로 칩의 소모전력을 줄이기 위하여 클럭시스템의 전력소모를 줄이는 것이 효과적인 방법이며, 이를 위해 기존에는 클럭시스템의 클럭 스윙폭을 절반으로 줄이는 방법이 적용되었다. 그러나, 클럭 스윙폭이 절반으로 감소되면 플립플롭에서 클럭 트랜지스터의 게이트-소스 전압이 동일하게 감소되어 플립플롭의 지연시간이 2배 이상 증가되는 단점이 있었다.반면, 본 기술에서는 상보 게이트-소스 파형의 절반 스윙 클럭구동회로를 제공하고, 이를 적용하여 전력소모를 대폭 줄이며 절반 스윙에 따른 지연시간의 증가가 없는 상보 게이트-소스 파형의 절반 스윙 클럭을 이용하는 플립플롭을 구현할 수 있다본 기술에 의한 상보 게이트-소스 절반스윙 클럭구동회로는 VDD전압과 접지간에 PMOS트랜지스터와 NMOS트랜지스터, 다른 PMOS트랜지스터, 다른 NMOS트랜지스터의 양단이 서로 직렬로 접속되며, PMOS트랜지스터와 NMOS트랜지스터의 게이트는 클럭이 인가되고, 다른 PMOS트랜지스터와 다른 NMOS트랜지스터의 게이트에는 인버터에 의해 반전된 클럭이 인가되며, 다른 PMOS트랜지스터와 다른 NMOS트랜지스터의 접점에서 클럭을 출력하도록 구성되어 있다.이와 같이 이루어진 본 기술에 의하면, 서로 상보적으로 절반 스윙하는 클럭구동회로를 이용하여 클럭 시스템의 전력소모를 절반으로 줄임과 동시에, 플립플롭의 트랜지스터의 게이트-소스를 180도 상이한 위상을 갖는 클럭으로 상보적으로 동시에 구동함으로써, 클럭의 절반 스윙에 따른 플립플롭의 지연시간 증가를 제거하여, 저전력과 고속의 클럭 시스템을 갖는 CMOS VLSI 칩을 구현할 수 있는 효과가 있다.