일반기술
광소자 패키징을 위한 플립칩 본딩기술
본 기술은 패키징 공정을 단순화하고 솔더 범프 자기 정렬을 하는 광소자 패키징을 위한 플립칩 본딩기술에 관한 것이다.본 기술은 패키지의 크기 및 무게를 SOP 기준의 1/10,Area bonding을 할 수 있고, 전기적 특성이 inductance(0.1nH)으로 양호하며 자기 정렬과 견고성이 높은 장점이 있는 기술이다. 본 기술에 의하면 솔더 선택 및 범프 형성 후 플립칩의 본딩 공정을 거쳐 광결합 모듈을 제작하여 특성 및 신뢰성을 측정하는 공정으로 이루어져 있으며, 고속(10 Gbps급) 광소자와 대량생산용 광모듈에 응용가능하다.본 기술에 의한 광소자 패키징을 위한 플립칩 본딩기술의 특징은 부품수를 감소시킬 수 있으며, 공정의 단순화와 신뢰성을 보장할 수 있고 수동정렬 방법을 이용한 광결합 모듈 제작과 고속 광소자의 성능을 향상할 수 있는 장점이 있다.
기술정보
- 기술분류
- 전기·전자 > 전자부품
- 보유기관
- 한국전자통신연구원
- 기술유형
- 일반기술
- 등록일
- 2001-05-17
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.