일반기술

입력연산자 정규화를 이용한 테이블참조 기반 고속통신용 위상 계산기

본 기술은 디지털 통신시스템에서 테이블 참조방식을 이용한 ARCTAN 기능 블록을 구현하는 기술에 관한 것이다.기존의 ARCTAN기능 블록은 CORDIC알고리즘을 이용하거나 테이블 참조 방식을 이용하여 구현할 수 있다. 이러한 두 가지 방법을 병행하여 사용하면 위상 테이블의 크기를 3/16으로 줄일 수 있지만, 일반적으로 사용되는 입력신호 크기를 고려할 때 여전히 위상 테이블의 크기가 너무 커서 면적 및 속도 측면에서 문제가 발생된다.따라서, 본 기술은 위상 테이블의 크기를 줄이기 위해 입력 데이터 각각을 부호화 크기로 변환한 후 신호 크기를 일정한 범위 내에서 정규화하여 정규화된 입력 데이터중 상위 L-bit만 사용하여 위상 테이블을 읽는 방식을 구현토록 하는 입력 연산자 정규화를 이용한 테이블 참조 기반 고속 통신용 위상 계산기를 제공하고자 한다.본 기술에 의한 입력 연산자 정규화를 이용한 테이블 참조 기반 고속 통신용 위상 계산기는 2의 보수로 표현된 입력 데이터의 크기를 계산하는 제 1 및 제 2절대값 연산수단과, 리딩 제로를 계산하여 쉬프트 레프트할 양을 계산하는 정규화 인자 연산수단과, 정규화 인자 계산수단에서 결정된 정규화인자 만큼 쉬프트 레프트연산을 수행하는 가변 천이수단과, 정규화된 두 입력 데이터의 상위 L-bit만 이용하여 위상 테이블의 참조 주소를 생성하는 주소 생성수단과, 위상 테이블의 참조 주소에 의해 미리 계산된 ARCTAN값을 저장하는 ARCTAN 저장수단과, 0과 π/2 사이의 위상값을 -π와 π 사이의 값으로 변환하는 위상 확장수단을 포함하여 이루어져 있다.이와 같이 이루어진 본 기술에 의하면, 위상 참조 테이블의 크기를 줄이면서 전체 통신 시스템의 성능에 미치는 영향을 최소화할 수 있다. 또한, 축소된 테이블을 사용하기 위하여 입력 데이터를 전, 후처리하기 위한 추가적인 연산시간이 필요하다. 그러나, 테이블의 크기가 작아짐에 따라 테이블을 참조하는 시간은 짧아진다. 따라서, 추가적인 연산시간이 문제가 될 경우는 전, 후처리 블록들과 참조 테이블 사이를 파이프 라인 구조로 설계하여 이를 극복할 수 있다.