일반기술

p형 GaN계 반도체의 낮은 오믹접촉 저항 형성을 위한 Epi 구조 및 낮은 오믹접촉 저항 형성을 위한 Epi 구

본 기술은 p형 GaN계(질화 갈륨계) 반도체의 낮은 오믹(Ohmic)접촉 저항성을 위한 Epi(epitaxial)구조 및 낮은 오믹접촉저항 형성을 위한 Epi 구조 성장방법에 관한 것이다. 기존의 GaN의 p형 불순물 농도의 증가는 오믹접촉면에 발생되는전위장벽의 폭을 감소시킴으로써 통과전류(Tunneling 전류) 성분을 증가시켜 오믹저항의 감소효과를 발생시키나, 전위장벽의 높이에는 큰 영향을 줄 수 없기 때문에 만족할 만큼의 낮은 p형 오믹저항의 형성에는 한계가 있다. 본 기술은 p형 GaN에 발생하는 전위장벽의 높이를 낮춤으로써, 오믹저항의 크기를 획기적으로 줄여 GaN 계열 반도체를 이용하는 광 소자 또는 전자소자의 성능을 향상시킬 수 있다본 기술은 p형 GaN에 오믹접촉을 형성할 때 p형 GaN에서 발생하는 전위장벽을 줄이기 위해 오믹금속과 p형 GaN 사이에 매우 높은 p형으로 도핑된 GaAs를 결정성장 하도록 구성된다. 본 기술에 의하면, GaN의 p형 오믹접촉 저항을 줄임으로써 GaN 발광소자 (LED 또는 LD)의 전력 효율을 향상시킬 수 있다. 또한, 접촉 저항에 의해 소비되는 전력의 감소는 소자의 동작 온도를 낮추는 역할을 하며 소자의 수명을 증가시키며, 베이스 저항의 감소에 의해 HBT의 전력이득의 증가,동작속도 증가, 초고주파 잡음의 감소 등의 성능 향상이 이루어질 수 있다.