일반기술

씨모스 3-상태 버퍼 제어 회로

본 기술은 CMOS 3-상태 버퍼 제어 회로에 관한 것으로서, 더욱 상세하게는 풀업 및 풀다운 트랜지스터의 게이트에 인가되는 전압을 온도에 따라 가변되게 한 CMOS 3-상태 버퍼 제어 회로에 관한 것으로, 온도 변화에 무관하게 출력 전류를 흘릴 수 있는 CMOS 3-상태 버퍼 회로를 제공하는데 있다.본 기술에 따른 CMOS 3-상태 버퍼 회로는, 풀업 트랜지스터 및 풀다운 트랜지스터를 포함하는 CMOS 3-상태 버퍼 제어 회로에 있어서, 온도 변화에 대응한 제 1, 제 2 가변 전압을 출력하는 온도 보상형 정전류원과, 제어 신호 및 데이터 신호를 조합하여 제 1,2,3,4 스위칭 신호를 출력하는 3 상태 제어 회로와, 3 상태 제어 회로의 제1,2 스위칭 신호에 따라 제1 가변 전압을 상기 풀업 트랜지스터의 게이트에 인가하는 제 1 전송 게이트와, 제 1 스위칭 신호에 따라 풀업트랜지스터의 구동을 제어하는 제 1 트랜지스터와, 3 상태 제어 회로의 제 3, 4스위칭 신호에 따라 제 2 가변 전압을 풀다운 트랜지스터의 게이트에 인가하는 제 2 전송 게이트와, 제 3 스위칭 신호에 따라 상기 풀다운 트랜지스터의 구동을 제어하는 제2 트랜지스터를 구비한다본 기술은 3 상태 제어 회로에서 풀업 및 풀다운 트랜지스터의 게이트에 인가되는 전압을 온도에 따라 가변되게 하여 온도 변화에 따른 출력 I/O핀에 충전 및 방전되는 전류를 일정하게 하므로써 역기전력 효과에 의한 접지 상승 및 전파 시간 지연 효과를 최소로 유지 할 수 있는 잇점이 있다.본 기술은 종래의 경우처럼 CMOS 3-상태 제어 회로(3)가 직접 풀업, 풀다운 트랜지스터의 게이트 전압을 공급하는 것이 아니라 단지 전송 게이트를 스위칭하는 역할을 행하는 것이다.이와 같이 본 기술은 3 상태 제어 회로에서 풀업 및 풀다운 트랜지스터의 게이트에 인가되는 전압을 온도에 따라 가변되게 하여 온도 변화에 따른 출력 I/O핀에 충전 및 방전되는 전류를 일정하게 하므로써 역기전력 효과에 의한 접지 상승 및 전파 시간 지연 효과를 최소로 유지 할 수 있는 잇점이 있

기술정보

기술분류
전기·전자 > 집적회로설계 기술 (B63)
보유기관
포항공과대학교
기술유형
일반기술
등록일
2001-05-16
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.