일반기술

디지털 신호처리 칩 제어장치

본 기술은 DCT 와 IDCT용 DSP칩은 HDTV 디코더 시스템에 사용할 수 있도록 디지털 신호처리(Digital Signal Processor; DSP)칩을 제어하는 디지털 신호처리 칩 제어장치에 관한 것이다.현재 HDTV 디코더 시스템에 사용되는 DSP칩은 블록과 블록간에 시간차가 발생될 경우에 그 시간차가 64사이클의 정수배가 되어야만 요구되는 정확한 결과를 얻을 수가 있지만, 일반적인 HDTV 디코더 시스템에서의 MB(Macro Block)와 MB간에 발생하는 시간차는 이러한 조건을 전혀 만족하지 못한다는 문제점이 있었다. 본 기술은 앞서 설명한 문제점을 해결하기 위한 것으로, DCT(Discrete Cosine Transfrom) 와 DCT(Inverse Discrete Cosine Transfrom)용 DSP칩을 HDTV 디코더 시스템에 사용할 때 자동적으로 각종 동작을 제어하며, 처리된 화소값을 다른 디코더 장치로 출력할 수 있다.본 기술은 적어도 두 개의 제어신호에 따라 교번적으로 동작되는 IDCT제어기는 한 MB 에 대한 데이터가 전송되고 있는 동안은 하이레벨을 유지하고, MB의 헤더가 처리되는 동안은 로우레벨을 유지하는 MB 프래그신호를 소정 사이클 지연된 MB 프래그신호로서 출력하는 지연기와, 지연기의 출력신호에 기초하여 홀수번째 MB를 IDCT 하기 위한 인에이블로서 제1 IDCT용 DSP로 출력하며, 인에이블을 분주하여 짝수번째 MB를 IDCT하기 위한 인에이블로서 제2 IDCT용 DSP로 출력하는 제1분주기와, 지연기로부터의 소정 사이클 지연된 MB 프래그신호를 반전하고, 반전된 MB 프래그신호에서 소정 사이클 지연구간만을 재반전하여 변환된 신호를 출력하는 데이터 변환기와, 데이터 변환기의 출력신호에 근거하여 제1 IDCT용 DSP의 동작을 초기화하기 위한 리셋신호를 제1 IDCT용 DSP로 출력하며, 리셋신호를 분주하여 제2 IDCT용 DSP의 동작을 초기화하기 위한 리셋신호를 제2 IDCT용 DSP로 출력하는 제2 분주기로 구성된다. 본 기술에 의하면, DCT 와 IDCT용 DSP칩이 MB마다 동작하므로 제어함으로써 HDTV 디코더에서 요구하는 화소값을 다른 디코더장치로 보다 정확하고 신속하게 제공할 수 있다.