일반기술

단일집적 E/D 모드 HEMT 및 그 제조방법

본 기술은 단일 기판 상에 문턱 전압이 균일한 E/D 모드(p-)HEMT 및 그 제조방법에 관한 것이다.기존의 HEMT 구조에서 디플리션 모드 HEMT의 장벽층 두께는 비교적 정확하게 조절될 수 있으며, 따라서 문턱 전압의 균일도가 비교적 용이하게 확보될 수 있다. 이는 게이트 식각 공정을 할 때 식각을 해야 하는 오믹층이 장벽층과 다른 물질로 이루어져 있기 때문에 선택적으로 습식 또는 건식 식각을 통해서 오믹층만을 정확히 식각해 낼 수 있기 때문이다. 그러나, 인핸스먼트 모드 HEMT의 제조를 위해서는 같은 물질로 이루어진 장벽층을 식각하여 얇게 만들어야 하므로 정확한 두께의 조절이 용이하지 않고 균일도가 떨어져서 문턱 전압이 균일하지 않으며 수율 높은 MMIC의 구현이 어렵다는 문제점이 있다.따라서, 본 기술은 장벽층의 두깨 조절을 정확하게 함으로써, 문턱 전압이 균일한 단일접적 E/D 모드 HEMT 및 그 제조방법을 제공하고자 한다.본 기술에 의한 단일접적 E/D 모드 HEMT는 반도체 기판 상에 순차적으로 형성되는 버퍼층, 채널층, 스페이서층, 제1 장벽층, 제2 장벽층, 제3 장벽층 및 제3 장벽층과 오믹접촉하는 오믹층과, 제3 장벽층이 노출되도록 오믹층이 식각되어 형성되는 제1 노출영역과, 제2 장벽층이 노출되도록 오믹층 및 제3 장벽층이 식각되어 형성되는 제2 노출영역 및 제1 노출영역 및 제2 노출영역에 각각 형성되는 상에 형성된 게이트 전극을 구비한다.본 기술에 의한 단일접적 E/D 모드 HEMT 제조방법은 반도체 기판 상에 순차적으로 형성되는 버퍼층, 채널층, 스페이서층, 제1 장벽층, 제2 장벽층, 제3 장벽층 및 제3 장벽층과 오믹접촉하는 오믹층을 순차적으로 형성하는 결정성장 단계와, 제3 장벽층이 노출되도록 오믹층을 식각하여 제1 노출영역을 형성하는 단계와, 제2 장벽층이 노출되도록 오믹층 및 제3 장벽층을 식각하여 제2 노출영역을 형성하는 단계 및 제1 노출영역 및 제2 노출영역 상에 게이트 전극을 각각 형성하는 소자제작 단계를 포함한다.이와 같이 이루어진 본 기술에 의하면, 매우 간단하고 경제적인 선택적 습식 식각 공정을 통하여 균일한 특성을 갖는 단일 집적화된 E/D 모드 HEMT 소자의 제조가 가능하다. 또한, MMIC의 수율을 향상시켜 제품 경쟁력을 향상시킨다. 또한, 단일집적 E/D HEMT의 제2 장벽층은 게이트 금속과의 전위장벽값을 증가시켜서 요구되는 인핸스먼트 HEMT 소자의 문턱 전압을 얻기 위한 전체 장벽층 두께를 증가시켜, 인핸스먼트 HEMT의 게이트 정전 용량의 감소를 통해 트랜지스터의 속도 특성을 향상시킨다.