일반기술
반도체장치의 게이트절연막 제조방법
본 기술은 질화처리를 이용하여 고유전율을 갖는 게이트 절연막을 제조하는 방법에 관한 것이다.대부분의 다른 금속산화물과 마찬가지로 ZrO2박막을 MOSFET의 게이트 절연막으로 응용할 경우에 필수적으로 거치는 고온열처리 과정에서, 결정화에 기인한 누설전류의 증가와, 실리콘 기판과 ZrO2박막과의 계면에 형성되는 실리케이트 또는 실리콘산화물과 같은 계면층의 성장에 기인한 유효두께의 급격한 증가가 문제시 되고 있다.따라서, 본 기술은 ZrO2막 등과 같은 금속산화막을 일단 형성하고 질화 및 재산화공정을 거침으로써, 고온공정에서도 유효두께 및 누설전류의 증가가 억제되는 반도체장치의 게이트절연막 제조방법을 제공하고자 한다.본 기술에 의한 반도체장치의 게이트절연막 제조방법은 실리콘 기판 상에 금속산화물을 형성하는 단계와, 금속산화물에 질소성분을 함유시키는 질화처리 단계와, 질소성분이 함유된 금속산화물을 산화시키는 재산화 단계를 포함한다. 여기에서, 금속산화물로는 ZrO2을 사용하거나 HfO2, La2O3, Al2O3 또는 Ta2O5을 사용할 수 있으며, ZrSixOy, HfSixOy, LaSixOy, AlSixOy 또는 TaSixOy을 사용할 수도 있다. 질화처리 단계는 금속산화물이 형성된 결과물을 질소함유기체 분위기에서 열처리하여 수행하거나, 금속산화물을 질소함유 플라즈마 분위기에 노출시켜 플라즈마 처리하여 수행하거나, 금속산화물에 질소성분을 이온주입하여 수행할 수 있다.이와 같이 이루어진 본 기술에 의하면, 금속산화막을 형성한 후에 질화처리 및 재산화공정을 거침으로써 고온후속열처리 공정에 의한 유효두께 및 누설전류의 증가를 현저히 감소시킬 수 있다.
기술정보
- 기술분류
- 전기·전자 > 집적회로설계 기술 (B63)
- 보유기관
- 특허법인충정
- 기술유형
- 일반기술
- 등록일
- 2001-05-18
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.