일반기술

완전 차동 폴디드 캐스코드 씨모오스 오피 앰프 회로에 결합되는 적응 바이러스 회로, 완전 차동 씨모오스 오피 엠프 회로에 결합되는 공통모드 궤환회로 및 이들을 결합한 고속 저전압 저전력 완전 차동 폴디드 캐

본 기술은 저전압용의 상보형 금속 산화막 반도체(CMOS) 연산증폭기(OP AMP)에 관한 것으로, 특히 종래의 완전 차동 폴디드 능동 캐스코드 CMOS OP AMP 구조에 적응 바이러스 흴 및 새로운 공통 모드 궤환 회로를 이용한 CMOS OP AMP 회로에 관한 것으로, 저전압 회로에서 용량부하에 대해 큰 직류전압 이득을 가지고 고속으로 동작하는 CMOS OP AMP를 제공한다.본 기술의 새로운 적응 바이어스 회로 및 공통 모드 궤환 회로를 이용한 완전 차동 폴디드 캐스코드 CMOS OP AMP 장치는 종래의 폴디드 캐스코드 CMOS OP AMP 회로에 부착 가능한 적응 바이오스 회로를 제안하여 직류 전력 소모 및 직류 전압 이득을 크게 유지하면서도 슬루 속도를 크게 증가시켜 OP AMP 장치의 고속 동작을 실현 할 수 있고 공통 모드 궤환 회로의 입력 전압의 범위를 크게 함으로써 전체 OP AMP 장치의 선형 출력 전압 범위를 극대화할 수 있으며 또한 문턱 전압이 큰 디지털 CMOS 공정을 이용하여 4V 이하의 단일 공급 전압에서도 직류 전압 이득이 매우 크고 빠른 안정 시간을 갖도록 함으로써 저전압용 디지털회로와 함께 동일 집적회로 칩상에 아날로그 신호 처리용 CMOS OP AMP 회로를 추가할 수 있도록 한 것이다.종래의 폴디드 능동 캐스코오드(folded active cascode) CMOS OP AMP 구조에 새로운 공통 모드 궤환 회로를 추가하여 전체 OP AMP 추력 전압의 선형 동작범위를 최대한으로 증가시켰고, 또 적응 바이어스(adaptive bias) 회로를 첨가하는 새로운 방법을 이용하여 슬루(slew) 속도를 빨리함으로써 동작속도를 빠르게 하였다. 또한 종래의 폴디드 능동 캐스코오드 CMOS OP AMP 구조를 채택함으로써 직류전압이득(DC voltage gain)이 100 데시벨 이상의 큰 값을 가지게 하였다. 그리하여 문턱 전압값이 큰 현재 상용되고 있는 디지털 CMOS 공정을 이용하여도 공급전압이 4V이하인 저전압회로에서 용량부하에 대해 큰 직류전압이득을 가지고 고속으로 동작하는 CMOS OP AMP를 설계하였다.