일반기술

고유전율 게이트 절연막의 제조방법

금속산화물 반도체 소자 제작에 있어서 필수 공정인 절연막 형성공정에 관한 기술이다. 차세대 혼재칩의 제조를 위해서는 절연막 두께가 부분적으로 다르게 형성된 게이트 절연막을 제작하는 기술이 필수적인 바, 질소와 산소 이온 주입방법을 이용하여 SiO2의 두께를 위치에 따라 다르게 형성시키는 방법이 보고된 바 있다. 그러나 상기의 방법은 열적 성장기법을 이용하므로 화학기상증착법을 이용하여 제조되는 차세대 고유전율 박막에는 응용성이 없는 단점이 있다. 이러한 문제점을 해결하여, 차세대 혼재칩 형태의 소자에 적용될 수 있도록 고유전율 박막의 특정부분의 두께를 상이하게 형성시켜 메모리 소자 부분과 LOGIC 소자부분의 특성을 모두 만족시키는 방법을 제공한다. 실리콘 웨이퍼 상에 계면 불활성화층을 형성시킨 후, 고유전율 절연막을 증착시키고, 상기 불활성화층 또는 절연막의 일부를 블러킹하여 레이저를 조사함으로써, 블러킹 되지 않은 부분의 두께를 증가시키는 방법을 이용하여 부분적으로 상이한 두께를 지닌 고유전율 게이트 절연막을 제조한다. 상기의 방법을 이용하면, 차세대 혼재칩 제조에 필수적으로 사용되는 동일 웨이퍼내에 부분적으로 두께가 다르게 형성된 고유전율 절연막을 효율적으로 제조할 수 있다.