일반기술
전기·전자 > 반도체 공정 (B63)
-본 연구에서 개발된 단축 얼라이너는 반도체 공정에 사용되는 클러스터툴로써, 실리콘 웨이퍼를 정렬하는 데 사용된다. 웨이퍼를 척(chuck)에 올려놓고 1회전시키는 동안에 고휘도 LED와 CCD 라인 센서를 이용하여 웨이퍼의 중심 및 fiducial mark의 위치를 판단하고 이를 정해진 방향에 위치하도록 정렬한다. 이 장비로는 직경 150mm 웨이퍼를 기준으로 0.3도 이하의 표준편차를 갖고 fiducial mark를 찾아낼 수 있으며, 편차는 15마이크로미터 내의 정밀도로 구할 수 있다. 얼라인 시간은 위치 정렬을 포함하여 평균 4.1초밖에 소모되지 않는다. 개발된 얼라이너는 고온의 웨이퍼를 진공중에서 다루기 때문에 일반 얼라이너와 같이 진공빨판을 사용하여 웨이퍼를 chuck에 고정시키지 못하고 단지 3-4개의 금속핀위에 올려놓고 회전하기 때문에, 회전하는 동안에 웨이퍼가 척(chuck)에 대해 상대적으로 움직이지 않도록 해야 한다. 이로 인해 얼라이너의 최대가속도가 제한되며, 또한 웨이퍼의 미소 진동을 방지하기 위한 척과 서보제어기가 필요하였다. 또한, 진공을 유지하기 위해 회전축에는 실링이 설치되는데, 이로 인한 점착-미끄럼 마찰로 인해 서보의 제어가 더욱 어렵게 된다. 또한 마찰특성이 시간에 따라, 또는 실링 설치상태에 따라 달라질 수 있기 때문에, 마찰 특성변화에 따른 제어능력이 필요하였는데, 본 연구에서는 시지연제어를 사용하여 이에 대응하였다. 본 시스템의 개발 기술이 누적된 기술은 반도체장비를 비롯한 초정밀 위치제어기술, 진동을 줄이는 구동 시스템 설계 기술, 실링등으로 인한 마찰 및 마찰변화에 대응하는 서보제어기술, 비접촉 센서인 CCD 라인센서를 이용하는 측정기술 등이다
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
고온초전도 마이크로웨이브 소자들중 공진기와 필터를 개발하기 위하여, 박막제조 분야에서는 RF-sputtering법으로 임계온도가 86K, 임계전류가 1X106 A/㎠의 좋은 특성을 갖고 있는 박막을 제조하였으며, 공진기 분야에서는 450MHz meander 라인 공진기, 7GHz 라인과 링공진기를 설계 및 제작하였다.공진기 특성은 Q-factor가 8,000정도이며, 표면저항은 약 0.4mΩ정도를 얻을 수 있었다. 필터분야에서는 가장 기본적인 구조이면서도 필터의 여러 가지 특성을 연구할 수 있는 parallel-coupled 형태의 설계 및 분석기술을 확보할 수 있었다. 또한 본 연구기간 동안에는 공진기와 필터 설계기술 확보 뿐만 아니라, 저온 측정시 가장 중요한 부분중의 하나인 마이크로웨이브 package를 제작하였다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
평판 디스플레이 분야는 전자산업에 있어서 미래를 선도해 나갈 수 있는 기술분야로 평가되고 있으며 그중 LCD(Liquid Crystal Display)가 가장 유력한 방법으로 평가되고 있다. 90년도 들어서 LCD기술은 응답속도가 빠른 TFT형 LCD 가 주류를 이루게 되었다. 액정을 구동하는 TFT Matrix 제조기술로, 현재 양산에는 대면적 증착과 저온공정(＜400℃)이 유리한 비정질 실리콘을 사용하고 있다 그러나, LCD의 수율향상과 속도향상을 위해서는 다결정 Si-TFT가 필수적인데 재면적의 LCD를 위해서는 저온에서의 공정 방법이 개발되어야하는 문제점을 지니고 있다.본 연구는 금속 유도 측면 결정화(Metal-Induced Lateral Crystallization; MILC)법을 이용한 비정질 실리콘의 결정화 온도를 500℃ 이하에서 대면적의 유리기판위에 다결정 Si-TFT를 형성하는기술이다.. 금속 유도 측면 결정화란 비정질 실리콘 위에 선택적으로 증착된 얇은 금속박막을 형성한 뒤 500℃ 정도의 낮은 온도에서 열처리하면 금속 막이 증착되지 않은 측면 영역의 비정질 실리콘이 결정화되고 이 결정질 실리콘에는 금속오염이 없고 큰 결정립을 갖는 다결정 실리콘 박막을 얻을 수 있어 우수한 전기적 특성을 보인다. MILC 방법으로 500℃의 온도에서 유리기판위에 형성한 다결정 실리콘 TFT는 드레인 전압 20V에서 <1nA/1m의 낮은 누설전류, 전자이동도 100cm2/sec 이상의 특성을 보인다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
Pulsed D.C. 플라즈마는 D.C. 플라즈마에 비해 정확한 이온 및 전자전류를 가지며 방전시 기판상에 존재하는 공간전하가 제거되는 장점을 가지고 있다. 또한 Pulsed D.C. 플라즈마는 Duty의 조절이 가능하여 RF 플라즈마에 비해 기판으로 이온을 가해주는 시간비율의 조절이 자유롭다. 이러한 Pulsed D.C. 플라즈마를 사용하여 금속질화물의 한 예로 HfN 박막을 증착하였다. HfN 박막은 Plasma Enhanced Metal Organic Chemical Vapor Deposition (PEMOCVD)에 의해 증착되었다. Tetrakis diethyl amido Hafnium (TDEAHf)가 Hf precursor로 사용되었다. carrier gas와 reactive gas 로는 각각 Ar 과 N2를 사용하였다. 열 에너지와 플라즈마 에너지에 의해 증착된 HfN 박막의 증착률은 열 에너지에 의해서만 증착된 HfN 박막의 증착률에 비해 매우 높았다. Rutherford Backscattering Spectrometry (RBS)의 분석결과 열 에너지와 플라즈마 에너지에 의해 증착된 HfN 박막은 낮은 산소 농도와 높은 탄소 농도를 갖고 있었으며, 반면에 열 에너지에 의해서만 증착된 HfN 박막은 높은 산소 농도와 낮은 탄소 농도를 갖고 있었다. 열 에너지와 플라즈마 에너지에 의해 증착된 HfN 박막이 낮은 산소 농도를 나타내는 것은 증착된 박막의 조직이 치밀하여 증착후 공기중에 노출되어도 산소가 박막내로 많이 유입되지 않기 때문으로 추정된다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
현 산업 사회의 정보화 사회로의 성숙에 따라 현재 전세계의 각 선진국에서는 광대역 디지털 종합 네트워크(Broadband Integrated Services Digital Network: B-ISDN) 구축사업을 활발히 전개하고 있다. B-ISDN에서는 네트워크의 정보 전송 능력을 극대화하기 위하여 광통신 시스템을 주축으로 통신 시스템을 구축하고 있으며 국내에서도 2015년까지 각 가정을 광통신 시스템으로 연결하고자 계획하고 있다. 이러한 B-ISDN 구축 사업에 의하여 고속 광소자 및 전자소자에 대한 수요가 급격히 늘고 있는데 이러한 용도에 사용되는 소자는 대부분 화합물 반도체 이종접합을 이용하는 구조를 가지고 있다. 한편, 화합물 반도체 이종접합은 서로 다른 여러 종류의 화합물 반도체를 다층 구조 형태로 결함없이 에피성장하여야 하는 요구에 의하여 고도의 에피성장기술이 요구된다. 이러한 화합물 반도체 이종접합 소자 제작을 위하여 다수의 에피성장법이 사용되고 있으나 이중 MOCVD 에피성장법은 다양한 구조를 에피성장시킬 수 있는 장점과 CVD 방법이 갖는 대면적 에피성장의 용이성에 의하여 대량생산용으로 가장 널리 사용되는 에피성장법이다. 현재 국내의 삼성, LG, 현대, 삼미, 국제, 광전자 등 화합물 반도체 소자 제작사에서는 자체적인 에피 웨이퍼 제작과 함께 외국에서 에피 웨이퍼를 수입하여 소자를 제작하고 있는 실정이다. 특히, 국내에서의 에피성장 기술이 아직 안정화되어 있지 않은 이유로 많은 물량을 일본, 미국, 유럽 등으로부터 수입하고 있는 실정이다. 본 연구진은 지난 10년 이상의 MOCVD 에피성장 관련 연구를 기반으로 현재 1.3 m 및 1.55 m 통신용 InGaAsP/InP 레이저, 파장 필터, 파장 변환기 웨이퍼를 에피성장시키고 있으며 GaAs계 반도체 레이저 웨이퍼 에피성장도 함께 수행하고 있다. 본 연구진의 에피성장 기술을 국내의 중소기업에 접목하여 전용 에피 웨이퍼 생산사를 설립하면 국내의 수요를 충족시키고 나아가 외국으로의 수출도 기대할 수 있어 수익성있는 사업을 전개할 수 있을 것으로 기대한다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
ECR plasma CVD는 기존의 plasma source에 비해 낮은 작업 압력, 높은 ion 밀도, 낮은 plasma potential, 그리고 ion energy 와 ion flux의 독립적 조절 가능성 등으로 인하여 최근 single wafer process에의 적용이 활발히 연구되고 있다. 한편 실리콘 질화막은 오랫동안 반도체공정에 이용되어 왔으며, 최근에는 특히 X-ray lithography용 마스크 재료로서 많은 연구가 되고 있는데, 이 경우는 적정 막응력, 화학양론적 조성, 불순물 함량, 표면 평활도, 가시광 투과도 등에서의 엄격한 막질의 조절이 요구된다. 그러나 각각의 막질간에 서로 상관관계가 있기 때문에 기존의 LPCVD 혹은 PECVD process로는 최적의 막질을 얻기 힘들다. 본 연구는 넓은 process margin과 gas source 선택의 장점을 지니고 있는 ECR plasma CVD 방법을 이용한 실리콘 질화막의 증착과 물성분석에 촛점을 맞추고 있다. Source gas의 종류와 혼합비 (SiH4/N2 혹은 SiH4/NH3), 증착압력, 증착온도 등의 변화에 따른 실리콘 질화막의 성질을 분석한 결과, 적정 잔류인장응력조건 (1x109dyne/cm2 이하)에서 N2를 이용한 막이 NH3를 이용한 막에 비해 Si/N ratio는 약간 증가하였으며, 표면 평활도도 0.64nm(rms)로 매우 우수했다. 또한 가시광 투과도와 optical band gap도 상당히 증가함을 알 수 있었다. 이는 LPCVD 혹은 PECVD로 증착한 실리콘 질화막에 비해 월등히 우수한 결과로, 저응력·고투광성 박막재료의 개발에 ECR plasma CVD의 응용가능성을 확인할 수 있었다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
반도체 패키지는 소자가 집적된 chip을 module에 연결하여 반도체제품을 최종구성하는 공정이다. 이러한 과정중 chip을 module에 연결하는 부분은 반도체패키지기술 중 가장 관건이 되는 공정으로써 이에 대한 많은 연구가 진행되어 왔다. 지금까지의 방법은 chip주위에 pad를 구성하여 wire로 연결하는 형태가 주로 채택되고 있다. 그러나 소자 집적도의 향상과 더불어 입출력 단자수의 급격한 증가는 새로운 형태의 연결방법으로써 chip과 module을 solder로 연결하는 flip chip 공정의 필요성을 제기하게 되었다. Flip chip 기술은 chip전면에 solder bump를 형성시켜 pad간 간격을 넓힐 수 있게 설계하여 가능한 pad의 수를 늘리는 것이다. 그러나 이 경우 solder와 Al metal pad사이의 degradation이 발생하므로 이를 개선하기 위하여 Al 층위에 Ni/Au의 bump층을 형성시킨다. 이 공정은 무전해도금기술로 이루어지며 특히 wafer전면에 균일한 Ni도금면이 형성될 수 있도록 Ni-P와 Ni-B 도금액을 통한 연구가 필요하다. 이를 위하여 도금액의 교반기능을 포함한 제반특성을 분석하여 최적의 조건을 설정한다. 이 연구는 집적도와 입출력단자수가 증가하는 반도체패키지 연구에 있어서 필수적인 공정으로 이를 통한 산업적 응용은 컴퓨터를 포함하여 자동차, 시계, 군수, 항공산업 전반에 걸쳐 개발, 이용될 수 있다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
DRAM(Dynamic Random Acess Memory)이 간단한 정보저장용 기억단위 소자로서 반도체 메모리 시장을 개척한 이래로 하나의 트랜지스터와 하나의 캐패시터로 이루어진 기억소자는 초미세화 및 초고집적화의 엄청난 개발속도를 가속화하는데 기여하게 되었다. 반도체 메모리의 고집적화가 가속됨에 따라 DRAM과 FRAM의 Cell capacitor에서 높은 축적량을 보이는 물질인 PZT, 스트로늄-타이타늄 산화물 리튬-나이오뷰 산화물을 비롯한 강유전체 박막을 이용한 정보 저장방법이 연구되고 있다. 본 연구는 유전체 박막 커패시터를 RF magnetron sputtering을 이용하여 유전상수가 높은 강유전체 박막을 235nm 에서 275nm두께로 RuO2전극위에 증착하여 그 전기적 특성을 개선하였다. 저온에서 비정질 BTO층을 증착하였으며 600℃이상의 높은 온도에서 다결정 BTO층을 증착하였다. 미세결정위의 다결정 이중구조를 갖는 커패시터의 용량은 단위면적당 (2.5±0.1)×105 pF/cm2이었으며, 누설 전류는 전계 2×105v/cm에서 10-10A/cm2이었다. DC전도도는 2×105V/cm에서 10-13/cm이하로 나타났다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
최근 통신용 회로, 고성능 컴퓨터, 및 각종 전자시스템이 고도화됨에 따라 이들 시스템에서 신호의 지연 및 왜곡등이 설계상 심각한 병목현상으로 대두되었다. 실상 이들에 관한 본질적인 문제는 반도체소자 및 전송로상에서의 마이크로웨이브 현상에 기인하며 본연구실에서는 이들에 관련한 연구를 수행하고 있다. 따라서 본 포스터에서는 고밀도 고속 VLSI 회로 및 전자 패키징에서의 전기신호의 왜곡에 기인한 시그널 인테그러티 해석 및 이들 전기신호 노이즈 모델링에 대하여 계시하며 이들을 실험적으로 고찰하기 위한 고주파 측정 방법 및 모델링에 대하여 소개한다. 더불어 이들 부분회로에 대한 실험적 특성 분석 및 모델링을 이용한 MCM (Multi-Chip Module) 설계용 툴개발에 관한 내용도 계시한다. 특히 고주파 회로에서의 IC 인터컨넥트 및 트랜스미션 라인의 S-파라미터 측정 및 TDR/TDT 측정을 위한 테스트 패턴 설계 및 이들에 관한 특성 분석 방법에 대하여 도식적으로 기술하며 본 연구실에서 수행하고 있는 시그널 인테그러티 문제와 관련하여 IC 내에서 신호의 지연 및 크로스톡 모델링에 관한 측정 데이터 및 모델링을 예시하고 전자 패키징에 관련하여서는 동시스위칭에 관련한 패키징 노이즈 즉 칩내의 파워선 혹은 그라운드선과 같은 기준 전위의 변형에관한 시뮬레이션 결과를 예시한다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
Silicon-On-Insulator(SOI) 기술을 이용한 반도체 소자는 높은 신뢰성과 빠른 동작속도 및 집적도의 향상 등을 쉽게 얻을 수 있는 이점 때문에 최근에 활발한 연구가 진행되고 있다. 특히, SOI기술은 절연격리가(dielectric isolation)가 용이하기 때문에 전력 집적회로 (power IC)의 제작에 이용될 경우 소자의 스위칭 속도를 향상시킬 수 있고 논리회로와 전력소자를 구조적으로 완전히 분리시킬 수 있는 등의 여러 가지 장점이 있어 최근에 많은 연구가 활발히 진행되고 있다. 전력용 개별소자(discrete device)로 많이 쓰이고 있는 수평형 IGBT(Lateral Insulated Gated Bipolar Transistor)는 SOI 기판 위에 제작할 때 위에서 언급한 것과 같은 여러 가지 이점을 얻을 수 있으나, IGBT소자에서 최대 전류능력을 제한하는 소위 latch-up 문제는 더욱 심각하게 나타난다. Latch-up특성을 개선하기 위하여 정공 전류를 바이패스시키는 SOI LIGBT를 제안하였고, MEDICI 시뮬레이션을 통해 이를 검증하였다. 제안된 소자는 기존의 LIGBT구조에서 게이트와 캐소드의 위치를 바꾸고 트렌치 게이트를 채택하여 구현하였으며 기존의 소자에 비해서 5배 이상의 latch-up 전류능력을 가짐을 알 수 있었다. 또한, 캐리어의 수명을 여러 가지로 바꾸었을 때에도 개선된 latch-up 특성이 유지됨을 확인 할 수 있었다. 제안된 소자의 스위칭 속도는 기존의 소자와 거의 같았고 순방향 전압강하는 제안된 소자가 캐리어 수명에 따라 약 0.1V 에서 0.8V 정도 높았으나 이것은 에피층의 농도가 낮게 설계될 경우 해결될 수 있다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 연구에서는 무선 LAN(Local Area Network) 시스템을 위한 고속의 기저대역 모뎀 ASIC 아키텍쳐를 제안한다. 무선 LAN 표준안인 IEEE 802.11에서는 물리계층의 규격으로 직접대역확산(DSSS), 주파수도약확산(FHSS), 적외선(Infrared)의 세 가지 규격을 권고하고 있다. 이 중 직접대역확산 방식은 타 시스템에 간섭 영향이 적으며 ISM 무면허 대역을 사용하는 장점이 있으나 하나의 심볼을 보통 11-칩의 의사잡음부호로 나누어 처리하여야 하므로 데이타 전송속도가 낮아지는 단점이 있다. 따라서 IEEE 802.11에서는 DBPSK 변조방식으로 1 Mbps, DQPSK 변조 방식으로 2 Mbps의 전송속도를 권고하고 있다. 그러나 영상 신호를 포함하는 멀티미디어 데이타를 전송하기에는 그 전송속도가 부족하다. 적접대역확산 방식의 모뎀 수신기에서 데이타 처리속도를 제한하는 요소는 심볼 단위로 샘플링 되기전에 칩 전송속도에 두배로 샘플링 되는 ADC의 출력 샘플을 집적 처리하는 정합 필터와 타이밍 복구회로이다. 본 연구에서는 새로운 구조의 정합필터와 타이밍 복구회로를 설계하여 IEEE 802.11 직접대역확산 방식의 규격을 만족하면서 최대 전송속도가 8 Mbps인 고속의 무선 LAN용 모뎀 ASIC 아키텍쳐를 설계하였다. 본 연구에서 설계한 모뎀 아키텍쳐는 통신용 CAD 툴인 SPWTM을 이용하여 모델링하고 AWGN(Additive White Gaussian Noise) 채널 환경과 반송파 주파수 옵셋에 대한 시뮬레이션을 수행하여 알고리즘 타당성을 검증하였으며 VHDL(VHSIC Hardware Description Language)로 모델링하고 SYNOPSYSTM를 이용하여 기능검증을 수행한 후 논리합성과 타이밍 시뮬레이션을 수행하였다. 시뮬레이션 결과 본 연구에서 설계된 모뎀 아키텍쳐는 AWGN 채널 환경에서 신호대 잡음비(Eb/No)가 13 dB 일때 5.63x10-6의 오류확률을 가지며 심볼 전송속도의 최대 12%의 주파수 옵셋과 최대 10,000 ppm의 클럭 옵셋이 있는 환경에서 복조가 가능하였다. 또한 논리합성 결과 88 MHz의 동작 주파수에서 DQPSK 복조시 8 Mbps의 전송속도를 확인하였다. 추후 MAC(Medium Access Control) 인터페이스를 위한 레지스터 및 제어 블럭 설계하여 추가할 계획이다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
스마트카드용 IC설계를 위한 기반기술, 제조연계 -고유 COS 사양 및 프로그램, DES 기반기술 -MCU Core 설계기술 장점 - 고유규격을 이용한 스마트카드의 설계 및 상품화 기술 - 정보보안관련기술 등 다양한 응용기술 확보가능
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-08-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
- 할로우 캐소드 스퍼터링 시스템 설계 및 제작기술 - 할로우 캐소드 스퍼터링 시스템 컴퓨터 제어기술 - 대면적 강유전체 에피박막 성장기술무선통신 부품의 핵심소재인 대면적 강유전체 에피박막 성장에 활용
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
-레이저 MBE 시스템 설계 및 제작기술. -레이저 MBE 시스템 제어기술. -고품위 인공 초격자 박막 성장기술고온초전도, 금속 산화물 단파장 레이저, 그리고 무선통신용 고품위 박막 제조
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
- 850nm, 980nm 표면방출레이져 성장기술 o 표면방출 레이져 구조 성장기술 o 다층 구조 성장시 in situ 모니터링 기술 - 850nm, 980nm 표면방출레이져 제작기술 o AlGaAs/GaAs 표면방출레이져 구조 설계기술 o 850nm, 980nm 표면방출레이져 제작기술IR데이터링크 및 근거리 통신용 광원의 부품생산
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
사출성형 금형의 자장 인가를 위한 자기회로, Magnet roller 사출성형을 위한 극이방화 금형의 자기회로, FEM process를 이용하여 자기저항을 최소로 하며 최적의 극이방화 배향을 시킬 수 있는 자기회로 설계플라스틱 자석의 극이방화 배향 기술 확보, 플라스틱 자석의 자기적 특성 향상, LBP용 magnet roller 개발에 따른 수입대체 효과
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
정보통신 프로토콜 표준을 분석하고, 분석결과를 이용해서, ATS 및 ETS를 개발하고, 개발된 ETS를 적합성 시험기에 접합시켜 시험대상 구현제품을 시험하는 기술- PICS, PIXIT의 개념 및 정보등록 방법 - 적합성 시험방법 적용 및 시험 스위트 개발기술
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
이온교환장치 제작 기술 -1차 이온교환에 의한 광도파로 형성공정 -광증폭기 특성 평가 장치 구축기술 -광증폭용 광도파로 특성평가 기술이온교환장치 제작 기술
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
ㅇ 무손실 분기기용 8분기 광분배소자 설계기술 ㅇ 8분기 광분배 소자 공정기술- 8분기 광신호 분배소자 설계 - 실리카 광도파막 형성공정 - 실리카 평면광도로파 형성공정 - 평면도로파 특성평가기술
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
- 고휘도 청색 EL 형광재료 제조기술 및 필요한 실험실 환경에 대한 지식 전수 - ELD용 절연체 공정 기술 전수 - ALD 공정 및 장비 유지에 필요한 Know-How 기술 - ELD소자의 광학적, 전기적 특성 해석 기술- 청색 EL 형광재료의 응용 분야 - 천연색 ELD 개발에 앞서 다색 ELD를 개발하고 상품화
- 보유기관
- 한국전자통신연구원
- 등록일
- 2000-11-22
상세보기