본 기술은 통신용 에러 정정을 위해 널리 사용되고 있는 알고리즘 가운데 하나인 비터비 디코딩(decoding)을 프로그래머블 프로세서에서 효율적으로 처리할 수 있는 비터비 디코딩 연산회로 및 그 연산방법에 관한 것이다.본 기술은 고속 유무선 통신용 표준들에서 많이 사용되고 있는 알고리즘 중 하나인 FFT(Fast Fourier Transform)에 관한 것으로, 특히 좁은 주파수 대역에서 고속의 데이터 전송을 위해 사용되고 있는 DMT(Discrete Multi-Tone), OFDM(Orthogonal Frequency Division Multiplexing) 등의 통신방식의 통신표준에 대한 유연성(flexibility) 부재,하드웨어 비용 및 개발비용 상승, 개발기간 장기화, 고전력 소모 등의 문제점을 해결하기 위해 고속 유무선 통신기술의 핵심 알고리즘인 큰 연산점을 갖는 고속의 FFT 연산을 프로그래머블 프로세서 칩에서 수행 가능하도록 하는 FFT 연산방법 및 그 방법을 실행하기 위한 FFT 연산회로를 제공하는 것이다비터비 디코딩 연산방법을 실행하기 위하여, 입력되는 4쌍의 8비트 입력 데이터의 덧셈을 수행하기 위한 4개의 덧셈기와; 상기 각각의 덧셈기에서 연산이 수행된 결과값들을 저장하기 위한 4개의 9비트 레지스터와; 상기 레지스터에 저장되어 있는 연산값들 중 2개의 레지스터에서 출력되는 연산 값들을 비교한 후, 작은 값을 선택하도록하는 선택신호 값을 출력하는 2개의 비교기와; 상기 비교기로 입력되는 2개의 레지스터에서 출력된 연산값들과 동일한 두개의 9비트 데이터를 입력으로 받고 비교기의 비교 결과값 1비트를 선택비트로 받아 작은 값을 선택하도록 하는 두 개의 멀티플렉서와; 상기 멀티플렉서의 연산 결과값을 쉬프트하기 위한 두 개의 쉬프터와; 상기 비교기에서 출력된 선택신호 값을 저장하며, 꽉찰 경우 출력하는 64비트 쉬프트 레지스터와; 상기 쉬프터에서 출력된 결과값을 구속장이 7인 경우 64비트 쉬프트 레지스터의 출력값으로 통과시키는 버스와; 상기 버스를 통과한 쉬프트된 결과값을 저장하는 이중 포트 메모리와; 상기 버스를 통과한 64비트 쉬프트 레지스터에서 출력된 값을 저장한 후 꽉 찼을 경우 최선의 값부터 출력하는 32비트 레지스터 파일과; 상기 32비트 레지스터 파일에서 출력되는 64비트 데이터의 곱셈 연산을 수행하기 위한 64x1 멀티플렉서와; 상기 64x1 멀티플렉서에서 출력을 사용하여 6비트 데이터로 상기 레지스터 파일의 첫 번째 번지의 64비트 중 1비트를 선택하여 삽입하고, 기존의 6비트는 1비트씩 왼쪽으로 쉬프트하여 MSB 1비트를 밖으로 출력하는 데스티네이션 레지스터를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서의 비터비 디코딩 연산회로.
본 기술은 고속 유무선 통신용 표준들에서 많이 사용되고 있는 알고리즘 중 하나인 FFT(Fast Fourier Transform)에 관한 것으로, 특히 좁은 주파수 대역에서 고속의 데이터 전송을 위해 사용되고 있는 DMT(Discrete Multi-Tone), OFDM(Orthogonal Frequency Division Multiplexing) 등의 통신방식의 통신표준에 대한 유연성(flexibility) 부재, 하드웨어 비용 및 개발비용 상승, 개발기간 장기화, 고전력 소모 등의 문제점을 해결하기 위해 고속 유무선 통신기술의 핵심 알고리즘인 큰 연산점을 갖는 고속의 FFT 연산을 프로그래머블 프로세서 칩에서 수행 가능하도록 하는 FFT 연산방법 및 그 방법을 실행하기 위한 FFT 연산회로를 제공하는 것이다.프로그래머블 프로세서 칩에서 FFT 연산을 실행하기 위한 방법에 있어서, 6개의 입력데이터를 각각 3개씩 두 개의 그룹으로 분류하는 단계와; 상기 두 개의 그룹 중 각각 두 개의 입력 데이터를 선택하여 각각의 덧셈기에서 덧셈을 수행하도록 하는 단계와; 상기 각각의 덧셈기에서 상기 두 개의 입력 데이터의 덧셈 결과값을 각각의 곱셈기와 하나의 덧셈기로 출력하는 단계와; 상기 덧셈 결과값을 입력받은 각각의 곱셈기에서 최초 분류되어 선택되지 않은 입력값과 곱셈을 수행하여 출력하는 단계와; 상기 덧셈 결과값을 입력받은 하나의 덧셈기에서 상기 최초 입력된 두 개의 입력 데이터의 덧셈 결과값을 다시 더하여 출력하는 단계와; 상기 결과값들을 레지스터 파일이나 메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 FFT 연산방법.
본 기술은 컴퓨터 하드 디스크 드라이브의 PRML(Partial Response Maximum Likelihood) 읽기(read) 채널 IC의 핵심 기능부에 해당하는 FIR(Finite Impulse Response) 필터에 관한 것으로, 특히 상기 FIR 필터를 네단의 파이프라인 단을 갖도록 구성하여 최대 지연경로를 감소시키고, 싱글-레일(single-rail) 구조를 갖는 CMOS 패스 트랜지스터 로직으로 설계함으로써 면적과 전력소모를 최소화한 하드디스크 드라이브용 FIR 필터이다.병렬처리 방식과 파이프라인 구조를 갖는 하드디스크 드라이브용 FIR 필터에 있어서, 8 탭을 구성하기 위하여 8개의 레지스터로 구성되어 입력 데이터를 지연시키는 입력 지연단과; 상기 입력 지연단에서 지연된 데이터를 6비트x6비트의 부분곱 3행을 출력하고 8개의 탭으로 구성되어 24행의 부분곱을 출력하는 부분곱 생성기와; 상기 출력된 24행의 부분곱을 통과시키는 첫번째 파이프라인 단과; 상기 통과된 24행의 부분곱을 16행으로 출력하는 3:2 압축기와; 상기 출력된 16행을 8행으로 출력하는 4:2 압축기와; 상기 출력된 8행의 결과를 통과시키는 두 번째 파이프라인 단과; 상기 통과한 8행을 2행으로 출력하는 두 개의 4:2 압축기와; 상기 통과한 2행의 결과를 통과시키는 세 번째 파이프라인 단과; 상기 통과된 2행을 최종 출력에 해당하는 1행으로 더하는 캐리 전달 덧셈기와; 그리고 상기 1행의 최종 결과를 통과시키는 네 번째 파이프라인 단을 포함하며; 상기 파이프라인 단들의 최대 지연 경로가 6단의 MUX 지연경로인 것을 특징으로 하는 하드디스크 드라이브용 FIR 필터.
본 발명은 발을 사용하여 동작시킬 수 있도록 한 발로 구동되는 마우스 및 마우스의 구동방법과 이를 이용한 컴퓨터에 관한 것이다. 본 발명은 상부와 하부가 분리가능하고 사용자의 발이 놓여지는 바디와, 상기 바디의 상부에 위치하여 엄지발가락의 힘에 의해 클릭되는 제 1 입력버튼과, 상기 바디의 하부에 위치하여 상기 발뒤꿈치의 들림에 의해 클릭되는 제 2 입력버튼과, 상기 바디의 상부와 하부를 연결하여 상기 사용자의 발 길이에 따라 상기 바디의 길이를 조절하는 길이조절부와, 상기 바디의 배면에 일부가 노출되도록 설치되어 상기 발의 움직임에 의해 구르는 볼과, 상기 볼의 움직임에 따라 화면에 표시될 마우스포인터의 좌표를 산출하는 위치연산부와, 상기 산출된 좌표신호를 고주파 신호로 변환하여 송출하는 고주파송수신부를 구비한다. 이러한 구성에 의해, 손으로 사용하는 마우스를 손의 불편하여 컴퓨터 사용에 장애를 겪던 장애인들의 컴퓨터 작업환경의 개선과 활용 능력이 향상되며, 일반 사용자들의 경우에 컴퓨터 사용시 편리함과 작업의 능률의 향상시킬 수 있다.상부와 하부가 분리가능하고 사용자의 발이 놓여지는 바디와, 상기 바디의 상부에 위치하여 엄지발가락의 힘에 의해 클릭되는 제 1 입력버튼과, 상기 바디의 하부에 위치하여 상기 발뒤꿈치의 들림에 의해 클릭되는 제 2 입력버튼과, 상기 바디의 상부와 하부를 연결하여 상기 사용자의 발 길이에 따라 상기 바디의 길이를 조절하는 길이조절부와, 상기 바디의 배면에 일부가 노출되도록 설치되어 상기 발의 움직임에 의해 구르는 볼과, 상기 볼의 움직임에 따라 화면에 표시될 마우스포인터의 좌표를 산출하는 위치연산부와, 상기 산출된 좌표신호를 고주파 신호로 변환하여 송출하는 고주파송수신부를 구비하는 것을 특징으로 하는 발로 구동되는 마우스.
본 고안은 발을 사용하여 동작시킬 수 있도록 한 발로 구동되는 마우스에 관한 것이다. 본 고안은 상부와 하부가 분리가능하고 사용자의 발이 놓여지는 바디와, 상기 바디의 상부에 위치하여 엄지발가락의 힘에 의해 클릭되는 제 1 입력버튼과, 상기 바디의 하부에 위치하여 상기 발뒤꿈치의 들림에 의해 클릭되는 제 2 입력버튼과, 상기 바디의 상부와 하부를 연결하여 상기 사용자의 발 길이에 따라 상기 바디의 길이를 조절하는 길이조절부와, 상기 바디의 배면에 일부가 노출되도록 설치되어 상기 발의 움직임에 의해 구르는 볼과, 상기 볼의 움직임에 따라 화면에 표시될 마우스포인터의 좌표를 산출하는 위치연산부와, 상기 산출된 좌표신호를 고주파 신호로 변환하여 송출하는 고주파송수신부를 구비한다. 이러한 구성에 의해, 손으로 사용하는 마우스를 손의 불편하여 컴퓨터 사용에 장애를 겪던 장애인들의 컴퓨터 작업환경의 개선과 활용 능력이 향상되며, 일반 사용자들의 경우에 컴퓨터 사용시 편리함과 작업의 능률의 향상시킬 수 있다.상부와 하부가 분리가능하고 사용자의 발이 놓여지는 바디와, 상기 바디의 상부에 위치하여 엄지발가락의 힘에 의해 클릭되는 제 1 입력버튼과, 상기 바디의 하부에 위치하여 상기 발뒤꿈치의 들림에 의해 클릭되는 제 2 입력버튼과, 상기 바디의 상부와 하부를 연결하여 상기 사용자의 발 길이에 따라 상기 바디의 길이를 조절하는 길이조절부와, 상기 바디의 배면에 일부가 노출되도록 설치되어 상기 발의 움직임에 의해 구르는 볼과, 상기 볼의 움직임에 따라 화면에 표시될 마우스포인터의 좌표를 산출하는 위치연산부와, 상기 산출된 좌표신호를 고주파 신호로 변환하여 송출하는 고주파송수신부를 구비하는 것을 특징으로 하는 발로 구동되는 마우스.