산업기술 통합검색
화자 인식은 화자 식별(identification)과 화자 검증(verification)으로 나눌 수 있고, 특정한 구문을 사용하느냐에 따라서 구문 독립과 구문 종속으로 나눌 수 있는데, 본 연구는 구문 독립 화자 식별에 관한 것이다.방사형 기저 함수망(RBFN)을 이용한 화자 식별의 과정은 먼저 등록시키고자 하는 화자(기준 화자)의 음성 데이터들로 네트웍을 학습시킨 다음에 식별할 때는 미지 화자의 음성 데이터로부터 그 사람의 신원을 파악하거나 등록되지 않은 사람일 경우에는 등록되지 않았음을 판별해 내는 것이다. 각 화자마다 신경망을 따로 가지도록 함으로써 기준 화자를 늘리더라도 시스템의 확장을 용이하게 할 수 있도록 하였고, 또 각 화자에 대해서도 여러 개의 RBFN을 가질 수 있도록 하여 한 사람의 다양한 특징을 학습시킬 수 있도록 하였다.
1) 과제의 목적:본 과제는 스캐너를 통하여 문서나 그림을 영상화일의 형태로 입력한 후 영상을 전처리하는 소프트웨어에 관한 것으로 특히 문서의 위치를 찾은 후 문서가 기울어져 있는 경우 이를 자동적으로 보정해 주는 것이 목적이다. 2) 과제의 내용설명:본 과제의 내용은 다음과 같다. 먼저 스캐너 위에 자료를 올려 놓고 전체 자료를 스캔하여 전체 그레이 스케일 영상을 얻고, 이것을 이진화한다. 입력하고자 하는 부분이 직사각형의 형태를 취하고 있다고 가정하고 직선 허프변환에 의해 직사각형의 4개의 변에 해당하는 직선성분을 찾아내어 입력하고자 하는 직사각형의 꼭지점의 위치를 검출한다. 꼭지점을 포함하는 부분만을 화일로 저장하여 입력하고자 하는 부분의 위치를 찾아낸다. 직선 허프변환의 결과로부터 입력하고자 하는 영상의 기울어짐을 계산하고 기울어짐 각도만큼 영상을 반대로 회전시킴으로써 기울어진 영상을 보정한다.본 과제의 실제 적용 예:일반적인 문서나 그림을 스캔하는 경우에 본 방법을 모두 적용할 수 있으며특히 많은 문서나 그림을 컴퓨터로 입력하여 CD롬 같은 자료로 저장하여 보관할 때 본 발명을 사용하면 빠른 시간안에 스캔 작업을 끝낼 수 있다.
액정판 자체에서 직접 한 단자를 내어 전자회로기판에 직접 용접시켜 회로 접속을 완전히 하고, 이후 전자회로기판을 절연체로 피복시켜 완전방수를 시킨 전자시계를 안출하고자 고안.
본 발명은 하나의 구동모터에 의해 서로 120°의 각도를 유지하면서 설치 높이를 서로 달리하는 위치에 설치된 송풍팬들을 동시에 구동시키고 또한 상기한 팬이 선택에 의해 동시에 회전 가능케하는 선풍기의 팬 구동방법과 선풍장치에 관한 것임 - 종래에는 제1-제4송풍익에 회전구동력을 전달하는 구동모터에 별도의 밸트를 통해 전달해야 했고, 또한 제1-제4송풍익이 제자리에 회전하는 것이어서 송풍효과가 떨어지는 반면 그부피가 커서 많은 공간을 차지하는 단점이 있었음 - 본 발명은 이러한 단점을 제거하기 위해 서로 120°의 각도를 유지하면 서 설치높이를 서로 달리하는 위치에 설치된 3개의 송풍팬풀리에 구동모 터의 모터풀리에 걸린 벨트를 동시에 걸리도록 하는 송풍팬 구동방법과 이에 의한 송풍장치를 제공하는데 있음
최근 통신용 회로, 고성능 컴퓨터, 및 각종 전자시스템이 고도화됨에 따라 이들 시스템에서 신호의 지연 및 왜곡등이 설계상 심각한 병목현상으로 대두되었다. 실상 이들에 관한 본질적인 문제는 반도체소자 및 전송로상에서의 마이크로웨이브 현상에 기인하며 본연구실에서는 이들에 관련한 연구를 수행하고 있다. 따라서 본 포스터에서는 고밀도 고속 VLSI 회로 및 전자 패키징에서의 전기신호의 왜곡에 기인한 시그널 인테그러티 해석 및 이들 전기신호 노이즈 모델링에 대하여 계시하며 이들을 실험적으로 고찰하기 위한 고주파 측정 방법 및 모델링에 대하여 소개한다. 더불어 이들 부분회로에 대한 실험적 특성 분석 및 모델링을 이용한 MCM (Multi-Chip Module) 설계용 툴개발에 관한 내용도 계시한다. 특히 고주파 회로에서의 IC 인터컨넥트 및 트랜스미션 라인의 S-파라미터 측정 및 TDR/TDT 측정을 위한 테스트 패턴 설계 및 이들에 관한 특성 분석 방법에 대하여 도식적으로 기술하며 본 연구실에서 수행하고 있는 시그널 인테그러티 문제와 관련하여 IC 내에서 신호의 지연 및 크로스톡 모델링에 관한 측정 데이터 및 모델링을 예시하고 전자 패키징에 관련하여서는 동시스위칭에 관련한 패키징 노이즈 즉 칩내의 파워선 혹은 그라운드선과 같은 기준 전위의 변형에관한 시뮬레이션 결과를 예시한다.
본 연구에서는 CMOS 연산증폭기의 슬루율을 외부의 디지탈 신호에 의해 제어할 수 있는 방법을 제안하였고, 이를 연산증폭기의 설계에 응용하여 0.8μm twin-well double metal/single poly 공정을 이용하여 제작하였다. 슬루율의 가변화를 이루기위해 4비트의 입력신호에 의해 제어되는 병렬 전류감산기를 설계하였으며, 이를 연산증폭기 설계에 이용함으로서 입력 디지탈신호의 크기에 따라 16단계에 걸친 슬루율과 전력소모의 선형적인 변화가 가능하였다. 또한 제작된 CMOS 연산증폭기를 이용하여 4비트 데이터 변환속도 가변 D/A 변환기에 적용하여 데이터 변환속도의 가변을 실험에의해 볼 수 있었다. 슬루율 가변 연산증폭기는 재래식 연산증폭기와 동일한 소신호 특성을 보였으며, 슬루율과 전력소모의 측정결과 5.8V/μV에서 41.1V/μV까지 가변되며, 이에따른 전력소모는 1.1mW에서 4.1mW까지의 범위에서 16단계의 선형적인 변화를 나타내었다
본 연구에서는 무선 LAN(Local Area Network) 시스템을 위한 고속의 기저대역 모뎀 ASIC 아키텍쳐를 제안한다. 무선 LAN 표준안인 IEEE 802.11에서는 물리계층의 규격으로 직접대역확산(DSSS), 주파수도약확산(FHSS), 적외선(Infrared)의 세 가지 규격을 권고하고 있다. 이 중 직접대역확산 방식은 타 시스템에 간섭 영향이 적으며 ISM 무면허 대역을 사용하는 장점이 있으나 하나의 심볼을 보통 11-칩의 의사잡음부호로 나누어 처리하여야 하므로 데이타 전송속도가 낮아지는 단점이 있다. 따라서 IEEE 802.11에서는 DBPSK 변조방식으로 1 Mbps, DQPSK 변조 방식으로 2 Mbps의 전송속도를 권고하고 있다. 그러나 영상 신호를 포함하는 멀티미디어 데이타를 전송하기에는 그 전송속도가 부족하다. 적접대역확산 방식의 모뎀 수신기에서 데이타 처리속도를 제한하는 요소는 심볼 단위로 샘플링 되기전에 칩 전송속도에 두배로 샘플링 되는 ADC의 출력 샘플을 집적 처리하는 정합 필터와 타이밍 복구회로이다. 본 연구에서는 새로운 구조의 정합필터와 타이밍 복구회로를 설계하여 IEEE 802.11 직접대역확산 방식의 규격을 만족하면서 최대 전송속도가 8 Mbps인 고속의 무선 LAN용 모뎀 ASIC 아키텍쳐를 설계하였다. 본 연구에서 설계한 모뎀 아키텍쳐는 통신용 CAD 툴인 SPWTM을 이용하여 모델링하고 AWGN(Additive White Gaussian Noise) 채널 환경과 반송파 주파수 옵셋에 대한 시뮬레이션을 수행하여 알고리즘 타당성을 검증하였으며 VHDL(VHSIC Hardware Description Language)로 모델링하고 SYNOPSYSTM를 이용하여 기능검증을 수행한 후 논리합성과 타이밍 시뮬레이션을 수행하였다. 시뮬레이션 결과 본 연구에서 설계된 모뎀 아키텍쳐는 AWGN 채널 환경에서 신호대 잡음비(Eb/No)가 13 dB 일때 5.63x10-6의 오류확률을 가지며 심볼 전송속도의 최대 12%의 주파수 옵셋과 최대 10,000 ppm의 클럭 옵셋이 있는 환경에서 복조가 가능하였다. 또한 논리합성 결과 88 MHz의 동작 주파수에서 DQPSK 복조시 8 Mbps의 전송속도를 확인하였다. 추후 MAC(Medium Access Control) 인터페이스를 위한 레지스터 및 제어 블럭 설계하여 추가할 계획이다.
스마트카드용 IC설계를 위한 기반기술, 제조연계 -고유 COS 사양 및 프로그램, DES 기반기술 -MCU Core 설계기술 고유규격을 이용한 스마트카드의 설계 및 상품화 기술 - 정보보안관련기술 등 다양한 응용기술 확보가능
본 연구에서는 곱셈기를 사용하지 않은 새로운 구조의 실시간 영상처리용 2-D 콘벌루션 필터칩을 설계하고 제작하였다. 기존의 상용화된 2-D 컨볼루션 필터 칩은 방대한 연산량을 실시간으로 처리하기 위하여 다수의 곱셈기를 사용하는데 3x3의 윈도우를 가지는 Harris Semiconductor사의 HSP48901이나 HSP48908의 경우 9개의 곱셈기를 내장하고 있다. 이러한 곱셈기는 VLSI로 구현할 때 매우 많은 면적을 차지하게 되며 가격대 성능비를 떨어뜨리는 주요 원인이 된다. 따라서 곱셈기를 사용하지 않는 콘볼루션 필터의 아키텍쳐가 많이 연구되었는데 주요 알고리즘은 powers-of-two 계수 알고리즘이다. 이러한 powers-of-two 계수 알고리즘은 shift-and-add(SA) 구조의 조합회로로 구현되는데 기존의 연구에서 제안된 아키텍쳐에서는 3x3의 윈도우 필터의경우 9개의 곱셈기 대신 9개의 SA 블럭을 사용하여 VLSI 면적은 줄일 수 있지만 프로그램머블한 필터를 설계할 경우 데이타 처리 속도가 저하되어 가격대 성능비 즉 게이트 수대 데이타 처리속도비의 개선을 기대할 수 없다. 본 연구에서는 3x3 윈도우의 콘벌루션 필터 설계시 SA 블럭을 하나만 사용하므로써 9개의 곱셈기를 사용하는 경우는 물론 9개의 SA 블럭을 사용하는 경우에 비하여 약 2배의 가격대 성능비를 향상시킬 수 있는 아키텍쳐를 설계하고 칩을 제작하여 검증하였다. 또한 구현된 필터 칩은 MPEG2 표준안인 CCIR601의 영상신호 전송속도(10.4 Mpixel/second)를 만족한다. 본 연구에서 설계된 필터 아키텍쳐는 VHDL(VHSIC Hardware Description Language)로 모델링하고 SYNOPSYSTM을 이용하여 기능 검증과 논리합성 및 타이밍 시뮬레이션을 수행하였다. 또한 구현된 필터 칩은 제작 후 테스트 보드를 구현하여 기능을 검증하고 컴퓨터 시뮬레이션과 동일한 결과를 확인하였다. 구현된 필터 칩은 3,893 개의 게이트로 구성되며 최대 데이타 전송 속도는 15.625 Mpixel/second이다
Silicon-On-Insulator(SOI) 기술을 이용한 반도체 소자는 높은 신뢰성과 빠른 동작속도 및 집적도의 향상 등을 쉽게 얻을 수 있는 이점 때문에 최근에 활발한 연구가 진행되고 있다. 특히, SOI기술은 절연격리가(dielectric isolation)가 용이하기 때문에 전력 집적회로 (power IC)의 제작에 이용될 경우 소자의 스위칭 속도를 향상시킬 수 있고 논리회로와 전력소자를 구조적으로 완전히 분리시킬 수 있는 등의 여러 가지 장점이 있어 최근에 많은 연구가 활발히 진행되고 있다. 전력용 개별소자(discrete device)로 많이 쓰이고 있는 수평형 IGBT(Lateral Insulated Gated Bipolar Transistor)는 SOI 기판 위에 제작할 때 위에서 언급한 것과 같은 여러 가지 이점을 얻을 수 있으나, IGBT소자에서 최대 전류능력을 제한하는 소위 latch-up 문제는 더욱 심각하게 나타난다. Latch-up특성을 개선하기 위하여 정공 전류를 바이패스시키는 SOI LIGBT를 제안하였고, MEDICI 시뮬레이션을 통해 이를 검증하였다. 제안된 소자는 기존의 LIGBT구조에서 게이트와 캐소드의 위치를 바꾸고 트렌치 게이트를 채택하여 구현하였으며 기존의 소자에 비해서 5배 이상의 latch-up 전류능력을 가짐을 알 수 있었다. 또한, 캐리어의 수명을 여러 가지로 바꾸었을 때에도 개선된 latch-up 특성이 유지됨을 확인 할 수 있었다. 제안된 소자의 스위칭 속도는 기존의 소자와 거의 같았고 순방향 전압강하는 제안된 소자가 캐리어 수명에 따라 약 0.1V 에서 0.8V 정도 높았으나 이것은 에피층의 농도가 낮게 설계될 경우 해결될 수 있다.
레이저 유도반응에 의한 미세가공 기술은, 기존의 식각 기술(화학 식각, 반응성 이온 식각, 플라즈마 식각)과 달리, 마스크와 포토레지스트를 사용하지 않고 상온에서 직접 식각을 할 수 있기 때문에, 복잡했던 공정을 최소화시킬 수 있는 장점을 가지고 있다. 또한 레이저 유도반응에 의한 식각은 종횡비가 큰 식각형태를 구사 할 수 있으며, 수 마이크론의 분해능을 가지고 있기 때문에 제한된 영역의 식각이 가능하다. 또한, 레이저 빔을 시료 위에 주사(scan)함으로써 원하는 패턴을 쉽게 얻을 수 있다. 레이저 유도반응에 의한 식각은 다른 일반적인 식각 기술과 비교하여 국소부분의 온도상승에 의한 화학반응을 이용하므로 공정상에서 오는 손상(damage)이 매우 작다. 이러한 가공기술은 광전소자의 분리, 광도파로의 형성, 초소형 기기 제작 등에 필요한, 중요한 미세 가공기술로 매우 큰 관심을 끌고 있다. 화학 식각의 경우 식각용액을 사용하는 것과는 달리 건식식각에서는 반응을 돕는 가스를 사용하는데, 주로 CCl4, CCl2F2 (O 또는 He을 포함), SiCl4/SF6, CH4/H2 가스등이 사용되어 왔다. 이 중 CCl4 가스와 CCl2F2 가스를 사용한 경우에 식각특성은 매우 우수한 것으로 보고된 바 있으나, 오존층(O3)을 파괴하는 주인자로서 환경규제 물질이 되고 있다. 따라서, 이런 환경문제에 대처하기 위하여 새로 개발된 CFC 대체가스를 사용하여 레이저 유도반응을 이용한 건식식각이 필요하다.반도체 미세가공에 주로 사용되는 재료는 화합물 반도체로 GaAs, AlGaAs, InP, InAs 등이 있다. 시료는 기본 진공도 10-3 Torr인 진공 반응용기 안에 있는 내부식성이 강한 스테인레스 스틸 고정대 위에 고정을 하며, 진공 반응용기 또한 내부식성을 고려하여 스테인레스 스틸로 만들었다. 반응용기 내에 빔을 조사시키기 위해서 석영유리로 창을 만들며, 반응용기는 X, Y, Z 축으로 이동이 가능한 스테이지 위에 얹고 스테이지의 구동은 DC-서보 모터를 사용하여 이동시켰다. 속도의 제어는 기어박스를 사용하여 최저 1 μm/sec에서 200 μm/sec까지 실현시켰다. 레이저 빔은 광학현미경의 대물렌즈를 사용하여 직경 1.2 μm까지 집속 시켰으며, 빔은 고정되어 있고 스테이지를 이동시켜서 주사(scan)가 가능하도록 하였다. 한편, 반응용기 안에 반응가스의 주입양을 제어하기 위해서 니들 밸브와 압력 게이지를 반응용기와 연결시켰다. 레이저는 아르곤 이온 레이저를 사용하였으며 다중파장을 사용하였다.
DRAM(Dynamic Random Acess Memory)이 간단한 정보저장용 기억단위 소자로서 반도체 메모리 시장을 개척한 이래로 하나의 트랜지스터와 하나의 캐패시터로 이루어진 기억소자는 초미세화 및 초고집적화의 엄청난 개발속도를 가속화하는데 기여하게 되었다. 반도체 메모리의 고집적화가 가속됨에 따라 DRAM과 FRAM의 Cell capacitor에서 높은 축적량을 보이는 물질인 PZT, 스트로늄-타이타늄 산화물 리튬-나이오뷰 산화물을 비롯한 강유전체 박막을 이용한 정보 저장방법이 연구되고 있다. 본 연구는 유전체 박막 커패시터를 RF magnetron sputtering을 이용하여 유전상수가 높은 강유전체 박막을 235nm 에서 275nm두께로 RuO2전극위에 증착하여 그 전기적 특성을 개선하였다. 저온에서 비정질 BTO층을 증착하였으며 600℃이상의 높은 온도에서 다결정 BTO층을 증착하였다. 미세결정위의 다결정 이중구조를 갖는 커패시터의 용량은 단위면적당 (2.5±0.1)×105 pF/cm2이었으며, 누설 전류는 전계 2×105v/cm에서 10-10A/cm2이었다. DC전도도는 2×105V/cm에서 10-13/cm이하로 나타났다.
세계적으로 기술적 문제로 인하여 아직까지 고온초전도 S-I-S 접합이 개발되어 있지 않다. 또한 low angle S-N-S biepitaxial 접합을 개발할 필요가 있다. 본 연구는 이러한 문제를 극복할 수 있는 방법을 택하여 새로운 low angle S-N-S접합과 새로운 S-I-S접합개발을 위한 base layer를 제작하였다. 새로운 방법에 의한 low angle biepitaxial 죠셉슨 접합의 제작을 위하여 [001]축이 20o 비스듬이 cut된 STO기판의 반쪽은 CeO2/YSZ 이중 buffer layer가 사용되었다. YBCO박막은 STO위에 직접 성장한 부분은 c축이 20o 기울어져 있고 buffer layer위에서 성장한 부분은 c축에 수직이다. 따라서 전체적 YBCO박막은 20o a축 tilt 혹은 a축 twist biepitaxial 죠셉슨접합을 형성하였다. 또한 S-I-S 접합을 위하여 수백 Å의 gap(D)을 갖는 두 영역의 YBCO가 제작되어야 하는데 이러한 YBCO가 성장할 수 있는 기초 gap을 갖는 base layer를 개발하였다. 이러한 base layer로써 MgO를 경사지게 증착하여 고온 초전도박막을 증착하기 전에 V자 형태의 골을 미리 제작하는 새로운 방법으로 제작한 SNS 죠셉슨 접합의 가능성, 장접과 기초적인 특성을 측정해 보았다. 또다른 방법으로 STO와 MgO 혹은 STO와 YSZ의 열팽창계수의 차이를 이용하여 수백 Å의 gap을 가진 base layer의 제작을 시도하였다
'90 년대 후반기에 들어서 세계 반도체 시장은 급격한 변화를 겪고 있다. 기존 업체의 대규모 설비 증설과 신규 업체들의 연이은 시장 진입에 의한 DRAM의 공급 과잉으로 더욱 치열한 가격 경쟁을 벌이게 되는 등 위기 의식이 고조되고 있는 현실이다. 이에 따라 반도체 디바이스의 회로 패턴은 미세화, 고집적화가 그리고 생산 현장에 있어서는 보다 높은 생산 수율이 요구되고 있다. 현재 약 440 여개에 이르는 단위 공정을 갖는 16메가 DRAM은 각 생산 공정이 끝나는 즉시 계측 공정을 통하여 엄격한 품질 관리를 실시한다. 이러한 품질관리를 통하여 불량률을 낮추고 높은 수율을 목표로 한다. 현재 반도체 산업현장에서는 이탈이 발생하였을 경우 숙련된 엔지니어의 판단에 전적으로 의존하고 있다. 그러나 현재 우리나라 반도체 생산현장에서 숙련된 엔지니어의 수는 극히 부족한 상태이므로 이들에 의한 이탈처리에는 많은 어려움이 존재한다. 특히 이들의 부재시, 혹은 아직 숙련되지 않은 엔지니어가 이탈처리를 관리할 경우 많은 판단착오를 일으키기 쉽다. 그러므로 이를 방지하기 위하여 전문가 시스템의 도입이 필수적이다. 즉 숙련 엔지니어의 지식을 지식 베이스(Knowledge Base)화하고 이를 바탕으로 Rule을 구성한 후 추론엔진을 구축하면 숙련 엔지니어에 대한 의존도가 낮아지고 이탈처리 관리가 매우 수월하게 된다. 따라서 본 연구에서는 숙련 엔지니어의 지식을 최대한 도출하여 지식 베이스를 구축하고 최적의 Rule을 구성하여 추론 결과가 최대한 숙련 엔지니어의 판단에 근접하는 것을 목표로 한다. 이를 통하여 빠른 이탈처리, 엔지니어의 판단착오 방지, 미숙련 엔지니어의 이탈처리 관리 등의 효과를 얻고 궁극적으로는 높은 수율을 얻고자 한다.
본 연구에서 개발된 단축 얼라이너는 반도체 공정에 사용되는 클러스터툴로써, 실리콘 웨이퍼를 정렬하는 데 사용된다. 웨이퍼를 척(chuck)에 올려놓고 1회전시키는 동안에 고휘도 LED와 CCD 라인 센서를 이용하여 웨이퍼의 중심 및 fiducial mark의 위치를 판단하고 이를 정해진 방향에 위치하도록 정렬한다. 이 장비로는 직경 150mm 웨이퍼를 기준으로 0.3도 이하의 표준편차를 갖고 fiducial mark를 찾아낼 수 있으며, 편차는 15마이크로미터 내의 정밀도로 구할 수 있다. 얼라인 시간은 위치 정렬을 포함하여 평균 4.1초밖에 소모되지 않는다.개발된 얼라이너는 고온의 웨이퍼를 진공중에서 다루기 때문에 일반 얼라이너와 같이 진공빨판을 사용하여 웨이퍼를 chuck에 고정시키지 못하고 단지 3-4개의 금속핀위에 올려놓고 회전하기 때문에, 회전하는 동안에 웨이퍼가 척(chuck)에 대해 상대적으로 움직이지 않도록 해야 한다. 이로 인해 얼라이너의 최대가속도가 제한되며, 또한 웨이퍼의 미소 진동을 방지하기 위한 척과 서보제어기가 필요하였다. 또한, 진공을 유지하기 위해 회전축에는 실링이 설치되는데, 이로 인한 점착-미끄럼 마찰로 인해 서보의 제어가 더욱 어렵게 된다. 또한 마찰특성이 시간에 따라, 또는 실링 설치상태에 따라 달라질 수 있기 때문에, 마찰 특성변화에 따른 제어능력이 필요하였는데, 본 연구에서는 시지연제어를 사용하여 이에 대응하였다. 본 시스템의 개발 기술이 누적된 기술은 반도체장비를 비롯한 초정밀 위치제어기술, 진동을 줄이는 구동 시스템 설계 기술, 실링등으로 인한 마찰 및 마찰변화에 대응하는 서보제어기술, 비접촉 센서인 CCD 라인센서를 이용하는 측정기술 등이다
현재 세계 센서시장의 대부분을 차지하고 있는 압력센서 가속도 센서 온도습도 센서 유속 유량센서 등의 설계 및 제조기술을 보유하고 있는 본 연구실은 국산 시제품 개발단계에 있다. 이번에 개발된 반도체 센서의 주요 기술은 설계기술 제조기술 시험기술 등으로 대별할 수 있다. 여기에는 기계적 구조에 대한 이론적 시뮬레이터 개발과 같은 설계기술은 물론 미세 신호를 증폭 변환하는 회로 설계, 이론적 분석에 근거한 마스크 설계 등이 증폭된다. 현재 마이크로 머시닝, 박막 도포, 식각, 접합, 패키징 기술등의 제조기술과 개발된 센서의 감도, 온도 특성, 장기 안정성, 기계적 강도 등을 시험하고 평가하는 기술도 이미 개발된 상태다.
액정표시소자(LCD)는 경량,박형,저소비전력의 장점으로 인하여 최근 notebook computer, monitor를 중심으로 그 수요가 급격히 증가하고 있으며 특히 정보화 사회에서 display소자의 중요성이 부각되면서 새로운 산업의 한 축으로 성장해가고 있다. 우수한 특성을 갖는 LCD를 설계하기 위해서는 각종 물성 및 공정 parameter의 최적화가 요구되는데 이러한 최적설계에는 약간의 검증실험을 포함한 simulation방법이 대단히 유용하다. simulation의 목적은 TN-LCD의 특성에 미치는 각 parameter의 영향을 상세히 분석하고 동시에 공정 parameter의 tolerance를 크게 하여 최적의 특성을 갖는 TN-LCD를 설계하기 위한 parameter의 최적화에 있다. 본 연구에서는 TN-LCD 광학 simulation의 핵심인 액정의 분자배열 해석과 투과율계산에 대한 이론을 구체적으로 기술한다.
본 기술은 현재 전량 외국에서 수입 사용하는 교통신호등용 백열전구를 대체하는 반도체 LED를 220V 상용 고전압에서 고효율로 사용하게 하는 교통신호등 LED 전구에 관한 기술임고효율(기존의 전구에 비해 효율이 9배 정도임) - 장수명(기존의 전구에 비해 20배 이상으로 반 영구적) - 수명 및 에너지 절약대비 가격이 저렴
1. 백색 EL 표시소자 제조기술 개발 [ 가. 고휘도 ELD를 위한 재료 및 박막 공정 개발 연구 나. 칼라필터 재료, Inverted 구조용 박막 전극 연구 다. 표시장치의 자동화 특성 분석 시스템 연구 및 구현 ] 2. 청색 LED, LD용 반도체 개발[ 가. 본 연구실에서 제작한 MBE 장치에 RHEED를 부착 나. Planar 도핑방법으로 n·p 형 도핑을 행하여 박막의 특성을 개선 다. ZnSSe와 ZnMaSSe 박막의 성장조건에 대하여 연구 라. TEM, PL 등의 방법을 이용하여 성장된 박막의 구조와 결함을 분석 마. 제작된 LED에 대해서 발광 특성을 분석 바. 오음 접속을 개선하기 HgSe의 성장조건에 대하여 연구 ] 3. 고휘도 황색 LED 개발[ 가. GaInP 성장층의 n Doping 제어 및 deep level 형성 연구 나. Se, Te의 doping조건 연구 다. p-InGaP/n-InGaP pn 접합의 형성 라. MOCVD로 성장한(Al0.5Ga0.5)In0.5P의 Si 및 Zn doping 마. MOCVD로 성장된(AlGa) InP 층의 산소의 혼입 확인 바. AlGaP의 DH 구조 LED의 특성 연구] .
정보표시장치의 평가기술 개발 ·다중광선을 이용한 광디스크 드라이브의 픽업설계에 관한 연구 ·광픽업용 홀로그래픽 광학소자 개발 ·고출력 단펄스 엑시머 레이저 및 응용기술 개발 ·자외선 특성평가기술 개발 ·광계측 기술을 위한 홀로그래픽 광학소자 개발연구 ·양방향 층밀리기 간섭기술을 위한 광학변수 측정기술 개발 ·MTF 측정에 의한 CCD 평가기술 개발 ·CCD를 이용한 실시간 렌즈 평가기술개발.