일반기술
전기·전자 > 기타 전기/전자
삼중화 제어장치는 동일한 제어 연산을 수행하는 3개의 주 제어기로 구성되며 각 제어기는 각각의 출력을 내게 된다. 출력 선택 회로의 필요성은 신호를 받는 장치들, 예를 들면 전자접촉기, 솔레노이드, 계전기 등은 하나의 코일로의 입력만을 허용한다는 점과 고장난 제어기의 출력이 원치 않게 출력 장치를 개폐하는 것을 방지하기 위하는 소위 고장 엄폐를 위해서 이다. 본 기술은 다중화 제어시스템에서 출력신호의 병목현상이 없는 출력회로를 구성하고, 또한 일반적으로 다중화 시스템의 출력회로에서 사용되고 있는 다수결회로는 3개 중에서 2개가 건전해야 정상적인 출력을 내게 되고 2개가 고장이 나면 원치 않게 불시에 제어가 중단되는 현상이 발생되는데 이를 방지하기 위하여 2개가 고장이 나도 출력을 차단하지 않고 운전자의 판단에 의해 안전하게 정지할 수 있도록 2개 중의 1개 혹은 1개 중의 1 개라는 유연한 선택 논리를 제공한다.본 기술은 부하측의 제어와 감시를 위한 제어신호를 출력하며, 디지털 출력에 대해서 신호선을 이용하여 출력장치의 씨피유와 독립적으로 직렬통신 하는 삼중화된 주제어기와, 신호선을 통해 주제어기와 각각 접속되는복수의 씨피유를 가지며, 씨피유는 별도의 직렬통신선을 이용하여 서로 수신한 주제어기의 출력 정보를 교환하도록 연결되어 있고, 데이터/어드레스 버스를 통하여 씨피유가 계전기 구동보드 및 기타의 신호처리 보드와 데이터를 주고받도록 구성된 출력장치로 구성된다.이와같은 구성으로 이루어진 본 기술은 삼중화 시스템에 있어서 신뢰도의 병목현상이 발생하는 출력의 선택회로를 삼중화함으로서 시스템 전체에 있어 신뢰도를 낮추는 부분을 없앴으며 제어기뿐만 아니라 계전기 등 출력 장치도 삼중화함으로서 단일 부품의 고장으로 시스템이 운전 정지하는 것을 방지할 수 있다.
- 보유기관
- 한국전력공사
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 병렬포착시스템을 기준정합여파기를 이용하여 구성한 시스템으로 이 병렬포착시스템은 다원접속환경에서의 패킷 무선 데이터 통신을 위한 확산 대역 시스템의 수신기에 적용되는 시스템이다. 본 시스템은 기존의 병렬 포착 시스템에 기준정합여파기를 추가하여 구성한 것으로 기존의 시스템보다 포착성능이 빠르고 높은 처리율을 얻을 수 있다. 본 장치는 검출정합여파기와 기준정합여파기, 비교기, 판정기로 이루어져 있다.기존의 직렬포착시스템은 평균포작시간이 길고 다원접속 환경에서 시스템 전체의 처리율이 낮은 문제점이 있다. 본 기술은 확산대역시스템의 수신기 및 이동무선데이터 통신시스템에 이용되는 병렬포착시스템으로 기존의 시스템에 기준정합여파기를 추가하여 기존 시스템의 문제를 해결하였다. 본 시스템은 외부 입력 신호 선택을 위한 다수개의 병렬 연결되어 있는 검출정합여파기와 이에 병렬로 연결되어 검출정합여파기에 입력되는 수신신호의 간섭성분의 분산을 위한 기준정합여파기, 및 앞의 두 여파기의 출력신호를 비교, 판정하는 비교, 판정기로 이루어져 있다. 본 기술은 직렬포착시스템과 기준여파기를 갖지 않은 병렬포착시스템보다 빠른 포착성능을 보이며, 높은 시스템 처리율(throughput)을 얻을 수 있으며, 확산대역을 이용한 이동무선데이터 통신시스템의 처리율 증대시킴으로써 이동 통신환경에서 셀(cell)당 보다 많은 사용자가 효율적으로 통신할 수 있는 효과가 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 메모리를 사용하여 유한체상에서 신속하게 역원을 구함으로서, 통신망 접속 인증시스템이나 스마트카드 등의 정보 보호가 필요한 메시지의 서명 값을 단시간 내에 얻을 수 있는 방법이다.. 우선, 선처리 과정으로 역원이 필요한 유한체 지수부를 파악하여 지수 m을 설정하고 초기화한다. 다음으로 m-1이 짝수, 3의 배수이며 홀수, 또는 3의 배수가 아닌 홀수인지를 판별하는 지수부 축약판별 처리를 수행하여, m-1이 3의 배수가 아닌 홀수이면 인수분해하여 지수부 연산을 수행한 결과를 중간 저장수단(Tj)에 저장하고, 짝수이거나 3의 배수인 홀수이면 인수분해하여 쉬프팅으로 지수부를 연산하여 저장한다. 또한 m-1이 소정의 값보다 크면 지수부 축약 판별처리부터 반복 수행하고, 소정의 값 이하이면 지수부 인수분해를 종료하고 저장된 값으로 역원을 계산한다.정보 통신 장비를 이용한 정보의 대량 생산과 유통에 있어서, 정보보호를 위하여 활용되는 스마트카드는 8비트 프로세서로 디지털 서명과 같은 암호학적 메카니즘에 의해 결재서비스 수행하는 데, 32비트 프로세서인 컴퓨터에 비해 상대적으로 처리 속도가 느리다. 따라서, 여러 분야에서 유한체상에서의 효율적인 역원계산 방법을 이용한 처리 속도의 개선을 도모하게 되었다. 메모리를 사용하여 유한체상에서의 역원을 계산하는 방법 중에서는 가장 빠른 계산 방법이 이토(Itoh)의 방법인데, 이 방법 또한 처리 방식이 효율적이지 못하고 많은 메모리가 필요한 단점이 있었다. 그러나, 본 기술의 계산 방법은 지수부 축약 과정에서 m-1이 짝수, 3의 배수인 홀수, 또는 3의 배수가 아닌 홀수인지를 판단하여, 짝수이거나 3의 배수가 아닌 홀수이면 이토(Itoh) 역원 계산방법으로 처리하고, 3의 배수인 홀수이면 쉬프팅을 이용하여 처리하는 과정으로 이뤄진다. 따라서, 본 기술은 기존의 이토(Itoh)의 역원 계산 방법에 비하여 처리 속도를 크게 향상시킬 수 있으며, 메모리를 많이 절약하여 정보보호가 필요한 통신망 접속 시스템이나 스마트카드 등의 사용에 편리함을 제공하였다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 종합 정보 통신망 패킷 서비스가 가능한 전전자 교환기의 패킷 서비스를 위한 호 처리 방법에 관한 것으로 ISDN 가입자 단말기를 포함하는 발신 측 가입자부와 접속 처리 및 패킷 서비스를 위한 호 처리를 수행하는 제 1 부시스템, 이와 동일 구성으로 다른 가입자를 수용하는 제 2 부시스템, 착신 측 가입자부로 구성된다. 제 1 부시스템은 발신 측 가입자부와 접속 처리를 수행하는 가입자 접속부와 호 설정 및 해제를 위한 호 제어부, 발신 측 가입자부의 셋업 메시지에 포함된 착신 번호를 검출하여 호 제어부로 보내는 셋업 처리부, 패킷을 분해 조립하는 패킷 서비스부, 가입자 접속부 및 패킷 서비스부와 제 2 부시스템과 연동되어 패킷 데이터를 송수신하는 경로를 제공하는 스위치로 구성되어 있다.기존의 제안되는 교환기는 가입자 정합 처리용 부시스템을 통해 패킷 서비스를 제공할 가입자와 정합 처리를 하고, 패킷 서비스용 부시스템으로 패킷 서비스를 요구하여 패킷 서비스를 가입자 정합 처리용 부시스템을 통해 제공하였다. 이러한 처리 구조는 패킷 서비스용 부시스템에 이상이 발생하면 교환기에서 서비스를 전혀 제공할 수 없다. 본 기술은 교환기 내에 구비되어 있는 부시스템 별로 패킷 서비스를 분산하여 착신 측 부시스템을 이용하여 패킷 서비스를 수행하도록 한 전전자 교환기의 패킷 서비스를 위한 호 처리 방법이다. 발신 가입자가 제 1 부시스템에 셋업 메시지를 제공하면 이에 포함되어 있는 착신 가입자의 번호를 번역하여 그 해당 번호의 서비스 적합성을 판단하고 이상이 없을 경우 이 번호에 속해있는 제 2 부시스템에 착신 가입자 회선 설정을 요구한다. 발신 가입자와 제 1 부시스템 간의 경로를 연결하고 제 2 부시스템은 요구 받은 회선 설정을 수행하여 이 과정이 완료되면 착신 가입자와 제 2 부시스템 및 제 1 부시스템 간의 결로를 연결, 제 2 부시스템에 수용된 패킷 서비스부를 이용하여 서비스를 수행하게 된다. 본 기술은 패킷 서비스를 할 때 교환기내에 구비되어 있는 부시스템 별로 패킷 서비스를 분산한 후 착신측 부시스템을 이용하여 패킷 서비스를 수행할 수 있도록 하여 빠르고 안정적인 패킷 서비스를 할 수 있는 효과가 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 동판의 표면에 니켈을 도금하고 나서 납이 첨가되는 방법으로로 주석-납을 합금 도금하여 도금된 층의 부식저항성을 향상시킴으로서, 전자 및 통신 장비 등에 구비되어 있는 콘넥터의 접속성능을 향상시킬 수 있는 전기접점용 주석-납 합금도금의 제조 방법과 관련된 기술이다. 보다 상세하게 과정을 설명하면, 우선 동판의 표면에 니켈을 도금하고 나서 붕불화주석, 붕불화석, 붕불화납, 유리붕불산이 함유된 도금 욕에 펩톤, 젤라틴, 베타-나프톨, 하이드로퀴논을 첨가하여 1.5~2.5 A/dm2 의 전류밀도를 가한다. 이렇게 해서 5~10 중량 % 의 납을 함유한 합금 도금 층을 제조한다.일반적으로 동판위에 도금되는 주석은 부식 저항성이 우수하고, 강한 접착성이 있으며 금이나 은보다 저렴하여 전자 및 통신용 콘넥터 접점 재료로 광범위하게 활용되고 있다. 그러나, 순수하게 주석만을 동판 표면에 직접 도금하면, 상온에서도 재결정이 발생하여 휘스커라는 주석 단결정이 발생하고, 전기 회로에 단락을 일으킨다. 또한, 동판과 접촉되는 도금 층의 하부에서는 동판의 구리 원자와 주석 원자들이 결합하여 부도체의 중간 화합물이 형성됨으로서 도금 층의 전기적 성질을 저하시킨다. 그리하여, 주석-납 합금 도금이 활용되고 있으나, 기존의 방식은 주석에 납이 함유된 도금 층의 부식 저항성이 크게 저하되어 외부에 직접 노출되는 전자 및 통신 장비에서는 쉽게 부식이 일어나므로 순수한 합금 도금 층에 비해 접점성질을 크게 저하시킨다. 따라서, 본 기술은 동판 표면에 우선 니켈을 얇게 도금하고 나서, 그 표면에 적절하게 납의 함량을 조절하여 주석-납 합금 도금을 함으로서, 기존과 비교하여 합금 도금 층의 부식저항성을 향상시키는 방법이다. 즉, 니켈 도금을 하지 않고 주석-납 합금 도금만을 하면 부식 속도가 10-1 A/dm2 수준으로 상당히 높지만, 니켈 도금을 한 후에 주석-납 합금 도금을 하면 부식 속도는 10-2~10-3 A/dm2 수준으로 크게 감소하게 된다. 특히 니켈 도금 후에 납 함량이 5~10 wt% 인 주석-납 합금 도금에서는 도금 층의 부식속도가 10-3 A/dm2 수준으로 떨어지는 결과를 얻게 되었다. 결론적으로 동판의 표면에 니켈을 얇게 도금하고 나서, 5-10 w% 의 납을 함유한 상태로 도금을 수행하는 방법을 사용하게 되면 최적의 합금 도금 층을 형성할 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 MPEG-2 오디오 부호화기를 실시간으로 구현하기 위해서 필요한 계산을 적은 수의 테이블을 가지고 효율적으로 수행할 수 있는 데시벨 변환 및 역변환으로, MPEG-2 오디오 부호화기의 프로세서 코아에 적용될 수 있다. 본 기술의 데시벨 변환 방법에서는 우선 FFT된 32비트 전력 값을 정규화하고 나서, 가수와 지수를 연상하여 32비트의 가수 중 소정의 상위 비트를 추출하고, 추출된 값과 정규화 및 연산된 지수 값을 가수 테이블과 지수 테이블에서 구하여 두 값을 더한다. 본 기술의 데시벨 역변환 방법에서는 우선 16비트 8.8포맷의 출력 값과 (log210)/10 x 216 와 근사한 21771을 곱하여 32비트 값을 형성하고, 곱셈 연산된 32비트 값에서 28번째 비트부터 소정의 비트를 정수부분 i2로 추출한다. 그리고, 추출된 정수부분의 다음 비트부터 앞선 단계의 소정의 비트를 소수점부분으로 추출하여 소수점부분의 해당 값을 소수점 테이블에서 구하고, 이 값을 오른쪽으로 31-i2 비트만큼 쉬프트한다.MPEG-2 오디오 부호화의 비트 할당을 위한 심리음향 모델의 계산과정에서는 데시벨( y=10 log10 x ) 및 데시벨의 역변환( x = 10 (y/10) ) 연산을 수행하는 빠른 연산기가 필요하지만, 로그나 지수 등의 초월함수는 DSP로 계산할 때 많은 회수의 사이클을 필요로 하며, 게다가 높은 정밀도를 요구하는 경우에 초월함수는 약 10클럭 이후나 계산되어진다. 이러한 조건에서 MPEG-2 오디오 부호화기의 실시간 구현을 하기위해서는 심리음향 모델을 빨리 계산하는 것은 중요하며, 로그나 지수 연산 시간은 중요한 관건이 된다. 또한, 심리음향 모델의 계산은 실제 전송 신호를 구성하는 것이 아니므로 그다지 높은 정밀도가 요구되지 않고, 초월함수의 계산은 테이블로 구하기 때문에 적은 사이클로 가능하다. 따라서 , 본 기술은 적은 수의 가수 테이블 및 지수 테이블로부터 데시벨 연산 및 데시벨의 역변환 연산을 수행하여 MPEG-2 오디오 부호화기의 실시간 구현을 가능하게 한다. 예를 들어 데시벨의 변환 방법을 살펴보면 다음과 같다. FFT된 32비트 전력 값을 정규화하여 가수와 지수를 연산하고, 32비트의 가수 중 소정의 상위 비트를 추출하고, 추출된 값과 정규화 및 연산된 지수 값을 가수 테이블과 지수 테이블에서 구하여, 두 값을 더해 데시벨을 변환한다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 MPEG-2 TV급 비디오 인코더의 프레임 메모리 모듈에 있어서, 입력 영상 데이터, 부호화 영상데이터 및 부호화 비트열 데이터를 저장할 수 있는 프레임 메모리 모듈을 구성하는 기술이다. 본 프레임 메모리 모듈의 입력영상 모듈은 필드단위로 4:2:2 원영상 데이터를 입력받아 매크로 블록단위로 출력하고, 제어 모듈은 매크로 블록을 제어한다. ME/MC모듈은 제어모듈에서 입력되는 4:2:0 복원영상 데이터를 1프레임 이상 저장하여, 휘도는 매크로 블록 단위, 색도는 움직임 벡터와 상응하는 프레임 내 임의 위치에 블록 단위로 출력하며, VLC모듈은 부호화 비트열 데이터를 가변율로 입력받아 1.8Mbits 이상 저장했다가 고정 비트율로 출력한다. 단일 어드레스 상의 비동기 DRAM메모리는 원영상, 복원영상, 부호화 비트열로 구성된 3종류 데이터를 사용하여 동작한다.기존의 비디오 인코더는 입력 영상 데이터, 부호화 영상 데이터 및 부호화 비트열 데이터를 프레임 메모리에 순차적으로 단순 매핑함으로서 인코딩을 수행하였다. 그러나, 이 경우 DRAM 어드레스 계산, DRAM 접근 빈도, 단위 시간당 처리 능력 등에 있어 많은 문제점이 발생하였다.. 그러나, 본 기술은 상용 DRAM으로 구성되는 프레임 메모리의 효과적인 접근이 이루어지도록 메모리 어드레스를 매핑하는 것이 가능하다. 다시 말해, 입력영상 모듈로부터 프레임 단위로 입력되는 원영상의 1줄의 영상데이터가 DRAM의 동일 로우 어드레스에 저장되며, 부호화된 휘도 신호와 색 신호를 매크로 블록 단위로 입출력하고 이 때 하나의 매크로 블록 데이터는 동일한 로우 어드레스에 저장되는 영상구조이기 때문에 DRAM 메모리의 접근에 있어서 로우 어드레스의 변화를 줄여 DRAM 메모리의 접근속도를 향상시킬 수 있으며, DRAM의 페이지 모드를 최대한 활용할 수 있어 MPEG-2 TV급 비디오 인코더에서 프레임 메모리의 효과적으로 접근할 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하며, 영상압축장치에 사용되는 가변장 부호화(VLC) 장치 가운데 DCT계수 부호화를 위한 하드웨어를 구현하는 기술이다. 본 장치의 매크로 블록메모리는 DCT변환 계수를 저장하고, 카운터부는 매크로 블록메모리의 출력데이터를 카운트하며, CBP계산부는 매크로 블록메모리의 출력데이터에 대하여 블록단위로 코딩패턴(CBP)을 결정한다. DC처리부와 AC처리부는 매크로 블록메모리의 DC데이터와 AC데이터를 각각 담당하여 처리하고, 멀티플렉서부는 DC처리부 및 AC처리부의 데이터를 선택적으로 출력부로 출력하며, 내부제어부는 외부 시스템 제어부 및 가변장 부호화 제어부, 카운터부, CBP계산부의 제어신호를 입력받아 DC처리부, AC처리부 및 멀티플렉서부를 제어할 수 있는 신호를 생성한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI구현을 위한 하드웨어 구조를 제시할 수 있다. 이와 같이, 본 기술은 가변장 부호화장치 가운데 DCT계수 부호화를 위한 하드웨어를 구현할 수 있는 VLSI구조로, MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, 이 회로는 FPGA나 ASIC으로 개발하여 다양한 성능을 가진 영상 부호화/복호화 장치로 사용될 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하며, 영상압축장치에 사용되는 제어정보 가변장 부호화(VLC) 장치와 관련된 기술이다. 본 장치의 제어정보 부호화제어부는 시스템 제어부 및 가변장부호화 제어부의 신호를 입력받아 부호화 장치의 각 모듈로 제어신호를 보내고, 매크로 블록 어드레스 인크리먼트 룩업테이블은 매크로 블록 어드레스 인크리먼트를 입력받아 ESCAPE코딩 여부를 판단하여, 그 결과에 따라 매크로 블록 어드레스 인크리먼트를 가변장 부호화한다. I 픽쳐 룩업테이블은 I 픽쳐 매크로 블록타입을, P 픽쳐 룩업테이블은 P 픽쳐 매크로블록 타입을 각각 가변장 부호화하고, 멀티플렉서는 각각 가변장 부호화된 I 픽쳐 및 P 픽쳐 매크로 블록타입을 멀티플렉싱하여 제어정보 멀티플렉서로 출력한다. 모션타입 부호화부는 모션벡터 타입을 입력받아 부호화하고, 슬라이스 헤더부호화부는 슬라이스 카운터의 값을 입력받아 부호화하며, 멀티플렉서부는 앞서 설명한 각 부호화부의 부호화 결과를 길이와 데이터 단위로 나누어 멀티플렉싱한 후, 패커부로 출력한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI구현을 위한 하드웨어 구조를 제시할 수 있다. 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, MPEG-2 표준에 의한 영상 부호화를 위해 사용되는 부호화기 중 제어 정보의 부호화에 필요한 구조 및 알고리즘을 제시해준다. 상세하게 설명하면, 제어정보 부호화기는 12개의 상태를 갖는 상태 머신으로 작동하며, 각 상태에서 MPEG-2문법에 맞는 제어신호를 출력하며, 제어정보 부호화에서는 슬라이스 헤더, 매크로 블록 어드레서 인크리먼트, 매크로 블록타입, 모션타입, DCT 타입, 양자화레벨 등을 코딩한다. 또한, 본 기술에서 구현하는 구조는 하드웨어 변경이나 비트열 문법을 변경하더라도 용이하게 변경할 수 있는 하드웨어 구조로서, FPGA나 ASIC으로 구현하는 데 적합하므로 MPEG-2 비디오 부호화기의 일부로 활용될 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하며, 영상압축장치에 사용되는 움직임정보 가변장 부호화(VLC) 장치와 관련된 기술이다. 본 장치의 내부제어기는 상태천이에 따라 제어신호를 발생하고, 직/병렬변환부는 움직임추정/보상부의 직렬 움직임데이터를 병렬로 변환하다. 제1레지스터는 직/병렬변환부의 매크로 블록데이터를 병렬로 수신하고, 제2, 3레지스터는 제1레지스터와 동일한 구성으로 제1레지스터의 데이터를 수신한 제2레지스터의 데이터를 제3레지스터가 수신한다. 차분계산부는 제2 및 제3레지스터의 움직임정보의 차분치를 계산하고 룩업테이블을 참조하여 그 차분치를 가변장 부호화한다. 부가정보제어부는 차분계산부의 출력을 입력받아 외부 입력제어신호 및 움직임 정보에 따라 부가정보를 부가하고, CBP룩업테이블은 입력 CBP정보를 가변장부호화하며, 출력부는 부가정보제어부 및 CBP룩업테이블의 값을 선택적으로 출력한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI구현을 위한 하드웨어 구조를 제시할 수 있다. 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, MPEG-2 표준방식의 영상부호화장치를 구성하는 움직임정보의 가변장 부호화장치를 전용의 하드웨어를 사용하여 고속 ASIC에 채용될 수 있는 VLSI구조로 구성하였다. 따라서, 9개의 상태를 가지는 전용 제어장치로 구성되어, 수행과정의 고속 동작이 가능하며, 칩 크기의 축소가 가능하다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하는 영상압축장치용 가변장 부호화(VLC) 장치와 관련된 기술이다. 본 장치의 VLC제어부는 시스템 제어부의 신호에 따라 가변장부호화장치의 가변장부호화를 제어하고, 헤더정보 부호화부는 시스템 제어부나 VLC제어부의 신호에 따라 패킷통신용 헤드정보를 생성한다. 제어정보 부호화부는 시스템 제어부나 VLC제어부의 신호에 따라 제어정보를 부호화하고, 움직임정보 부호화부는 시스템 제어부 및 VLC제어부의 신호에 따라 움직임검출/보상부의 움직임정보를 입력받아 부호화한다. DCT계수 부호화부는 시스템 제어부 및 VLC제어부의 신호에 따라 DCT부에서 입력받아 변환된 DCT계수를 부호화하고, 출력부는 시스템 제어부 및 VLC제어부의 신호에 따라 앞서 언급된 각 부호화부의 출력 정보들을 출력한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI구현을 위한 하드웨어 구조를 제시할 수 있다. 또한, MPEG-2 부호화장치의 각 모듈로부터 받은 압축정보를 이용하여 영상데이터를 고정길이 및 가변장로 MPEG표준안의 구문에 맞게 부호화하고 프레임 모듈이나 채널의 요구에 따라 고정길이로 패킹된 데이터를 제공할 수 있다. 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, 그 구조는 하드웨어 변경이나 비트열 문법의 변경의 경우에도 용이하게 변경하는 것이 가능한 하드웨어 구조이다. 따라서 본 구조는 FPGA나 ASIC으로 구현하기에 적합하므로 MPEG-2 비디오 부호화기의 일부로서 널리 활용될 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하며, 영상압축장치에 사용되는 헤더정보 가변장 부호화(VLC) 장치와 관련된 기술이다. 본 장치의 메모리는 시스템 제어부의 제어정보를 입력받아 저장하고, 헤더제어부는 헤더정보 가변장 부호화장치의 내부모듈로 제어신호를 출력하며, 메모리버퍼레지스터는 메모리에서 읽은 값을 저장한다. 메모리 주소 레지스터는 헤더제어부의 출력 값인 메모리의 주소를 저장하고, 호스트레지스터는 메모리에서 읽은 값 중 호스트 데이터만을 저장하며, 사용자데이터 개수 레지스터는 메모리에서 읽은 값 중 사용자데이터의 개수를 저장한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI구현을 위한 하드웨어 구조를 제시할 수 있다. 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, MPEG-2 표준에 의한 영상 부호화기 가운데 헤더 정보의 부호화를 수행하는 데 요구되는 구조 및 알고리즘을 제시한다. 본 기술의 헤더정보 부호화기는 12개의 상태를 갖는 상태 머신으로 작동하며, 각 상태에서 MPEG-2문법에 맞는 제어신호를 출력한다. 또한, 본 장치의 구조는 MPEG-2 방식에 따른 영상부호화장치의 전용 ASIC에 채용될 수 있는 구조로, 칩의 크기가 줄어드는 것은 물론 경제적이고 고속의 동작이 가능하여 HDTV 등에 활용될 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 알람 정보 수집 시, 상태변화가 있는 경우에만 읽기동작신호를 발생하도록 하여 프로세서의 부하를 줄이기 위한 교환기에 있어서 알람 수집 장치 및 방법에 관한 것으로 제 1 기준 클럭 신호에 동기 되어 N개의 알람정보를 래치하고 출력하는 제 1 알람정보 전송장치, 제 2 기준 클럭 신호에 동기 되어 앞의 장치에서 출력되는 N개의 알람정보를 래치하고 출력하는 제 2 알람정보 전송장치, 앞의 두 장치에서 각각 출력되는 N개의 알람정보를 비교하여 상이하면 스로세서에 인터럽트신호를 발생하는 인터럽트신호 발생장치, 신호 발생 후 프로세서로부터 읽기 동작 신호가 전송되면 제 1 알람정보 전송장치에서 출력되는 신호를 프로세서로 전송하는 버퍼로 구성되어 있다.기존의 알람정보 수집방식은 알람발생상태 체크 시 CPU가 읽기동작 신호를 주기적으로 발생하도록 되어 알람생태의 변하가 없을 때에도 신호를 발생시켜 불필요한 동작을 수행하게 된다. 본 기술은 알람정보 수집 시, 알람정보의 상태 변화가 있을 경우만 CPU가 읽기동작 신호를 발생하도록 하여 부하를 줄일 수 있는 알람 수집 장치 및 그 방법에 관한 것이다. 본 장치는 제 1 알람정보 전송장치, 제 2 알람정보 전송장치, 인터럽트신호 발생장치, 전송 버퍼로 구성되어 있고 시스템 리셋 시, 수집된 알람정보를 초기화 하여 알람소스들에서 전송되는 N개의 알람정보를 래치하고 이 N개의 래치된 알람정보를 이전의 알람정보와 비교한다. 비교 결과 N개의 알람정보 중 하나라도 알람정보가 상이하면 프로세서로 인터럽트신호를 발생하여 CPU가 읽기 동작 제어신호를 인가하고 래치된 알람정보를 CPU에 전송한다. 본 기술은 알람정보의 상태가 변할 때에만 프로세서(CPU)가 알람정보를 수집하도록 하는 알람 수집 장치 및 방법을 제공함으로써, 알람정보 수집으로 인한 프로세서(CPU)의 부하를 대폭 줄일 수 있는 효과가 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하는 영상압축장치용 가변장 부호화(VLC) 장치의 제어장치와 관련된 기술이다. 본 기술의 제어장치를 구성하는 제1 레지스터파일은 시스템 제어부의 제어신호를 래치하여 저장하고, 제2 레지스터파일은 시스템 제어부의 제어신호 및 기타정보 부호화부, 움직임벡터 부호화부, DCT계수 부호화의 출력정보에서 부호화에 필요한 제어신호를 계산하여 저장한다. 제어부는 제1 및 제2 레지스터 파일의 제어정보를 이용하여 기타정보 부호화부, 움직임벡터 부호화부, DCT계수 부호화부로 부호화 제어신호를 출력한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI를 구현하는 구조로서 9개의 상태를 가지는 하드웨어 제어장치를 제시한다 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, 본 장치의 구조는 하드웨어 변경이나 비트열 문법을 변경하더라도 용이하게 변경하여 적용할 수 있다. 따라서 본 구조는 FPGA나 ASIC로의 구현이 적합하므로 MPEG-2 비디오 부호화기의 제어장치로 활용할 수 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 이동데이터 처리시스템에서 이동 트랜잭션 처리 시 발생할 수 있는 트랜잭션의 무한정 대기 및 연속적 연기 현상을 방지하여 이동 트랜잭션의 동시성을 제어하는 타임스탬프 스케쥴링 방법에 관한 것으로 이동 트랜잭션의 순서성을 보장하기 위하여 수행완료 과정에서 이동 트랜잭션이 읽기 연산과 쓰기 연산을 수행할 때의 데이터 타임스탬프와 현재 데이터베이스에 저장된 데이터 타임스탬프를 비교하여 처리하는 이동데이터 처리시스템에서의 타임스탬프 스케쥴링 방법이다.기존의 타임스탬프 스케쥴링 방법은 각 트랜잭션을 타임스탬프 순서대로 수행하는데, 이동 계산 환경에서 시스템과 통신 단락이 발생하면 타임스탬프가 높은 트랜잭션은 단락된 트랜잭션의 수행이 완료될 때까지 기다려야한다. 이것은 데이터베이스 관리시스템의 성능저하를 야기하고 이동 트랜잭션의 수행율을 크게 떨어트린다. 본 기술은 타임스탬프를 이용하여 이동 트랜잭션의 동시성을 제어하되 트랜잭션 스케쥴러가 트랜잭션 완료단계에서 타임스탬프를 체크하여 이동 트랜잭션의 수행율을 향상시키는 이동데이터 처리시스템에서의 타임스탬프 스케쥴링 방법이다. 본 시스템은 트랜잭션의 수행완료 과정에서 이동 트랜잭션이 읽기 연산과 쓰기 연산을 수행할 때의 데이터 타임스탬프와 데이터베이스에 저장된 데이터 타임스탬프를 비교 처리하는 과정으로 이루어진다. 본 기술은 이동 트랜잭션의 동시성을 향상시키고 이동데이터 처리시스템의 성능을 향상시킬 수 있는 효과가 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
일반적으로 동기 발전기는 여자시스템에 의해 제어되는데, 이러한 여자시스템에는 기동시 정상운전을 위한 전압설정기술, 자동설정기가 목표하는 전압값과 귀한치와 비교하고 이를 비례, 미분, 적분하여 자동제어신호를 만들고, 이 신호의 크기가 일정값 이상이면 기본 설정기(일명 수동설정기)를 증감 수정 동작시켜 자동제어신호가 늘 Null을 유지하도록 하는 기본 설정기 추종기술, 기타 병입전 또는 병입후 발전기가 안전하게 운전되기 위한 전압/주파수 보호제한기술, 부족여자제한 기술, 무효횡류보상 기술, 과여자제한 기술 등 여러 가지가 있다. 본 기술은 동기발전기 여자시스템에서 발전기 전압을 정밀하게 유지하는데 필요한 제어기술을 제공하고, 터빈이 정격속도 에 다다르면 발전기가 최대한 빨리 전압을 확립해서 자기 성능을 내면서 발전기 및 주변기기는 최대한의 보호를 받으면서 안전하게 운전하는 기술을 제공하며, 계통 병입후에는 수동(기본)설정기가 자동채널을 잘 추종하면서 발전기의 전압을 헌팅 없이 안정되게 운전하고, 더 나아가 발전기와 연계된 전력계통의 전압안정도를 향상시킬 수 있는 동기발전기용 자동전압조정기의 제어장치인 것이다.본 기술은 동기발전기의 Fast/slow 모드에 적당한 주파수를 발생시켜 출력하는 발진부와, 발진부에서 출력된 신호를 분주하여 로직 네트워크로 클럭펄스와 카운트 펄스로 공급하는 분주기와, 사용자의 메뉴얼 조작에 따라 분주기로 부터 공급되는 클럭을 신호처리하여 up/down 또는 count 신호를 발생시키는 로직 네트워크와, 로직 네트워크로부터 입력되는 up/down 신호에 따라 업/다운 카운트하여 그 결과를 D/A변환부로 출력하는 바이너리 카운터와, 아날로그 메모리 제어모듈에 전원이 공급될때 초기화되는 초기화부와, 상기 바이너리 카운터에서 출력되는 출력값을 그때 그때 아날로그 신호로 변환하여 출력하는 D/A변환부로 구성되어 동기발전기로 공급되는 전압이 확립되도록 하는 아날로그 메모리 제어모듈과 두 입력신호의 차의 신호를 만드는 차동증폭부와, 동증폭부에서 출력된 신호의 절대치를 연산하는 절대값 검출부와, RC 시정수에 따라 일정레벨의 삼각파를 생성하는 삼각파발생기와, 절대값 검출부에서 출력된 절대치 값을 기준으로하여 삼각파발생기에서 출력된 삼각파가 교차할때 그 교차점을 기준으로하여 수동전압 설정기를 온/오프 제어하기위한 펄스신호를 출력하는 펄스폭 변조부와, 펄스폭 변조부에서 출력된 펄스신호를 수동전압 설정기에 공급하는 출력부로 구성된 펄스폭 변조 제어모듈과 펄스폭 변조 제어모듈의 출력인 ±10V 직류 전압을 +10V 직류 전압으로 변환하는 변환부와 이중화 채널 시스템의 출력전류를 평형시키기 위해 각 채널의 전류를 궤환 입력받고, 입력된 전류를 버퍼링하여 출력하는 채널 평형 버퍼 모듈로 구성된다.이와같은 구성으로 이루어진 본 기술은 동기발전기 여자시스템에서 발전기 전 압을 정밀하게 유지하는데 필요한 제어기술을 제공하고, 터빈이 정격속도에 다다르면 발전기가 최대한 빨리 전압을 확립해서 자기 성능을 내면서 발전기 및 주변기기는 최대한의 보호를 받으면서 안전하게 운전하는 기술을 제공하며, 계통 병입후에는 수동(기본) 설정기가 자동채널을 잘 추종하면서 발전기의 전압을 헌팅 없이 안정되게 운전하고, 더 나아가 발전기와 연계된 전력계통의 전압안정도를 향상시킬 수 있을뿐만 아니라 발전기 전압 확립 시간 단축으로 기동연료비 절감할수 있다.
- 보유기관
- 한국전력공사
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 에미터 공통전류 방식을 이용한 2GHz 대 전압 제어 발진기와 관련된 기술로서, 본 장치의 출력수단은 전 바이어스 전류를 공급하고, 증폭된 전력을 부하에 출력하며, 전압 분배 수단은 바이어스 전압을 입력받아 분배한다. 부성 저항 발생 수단은 전압 분배 수단과 병렬 연결되어 부성 저항을 발생하고, 증폭 수단은 발진된 전력을 입력받아 증폭하여 출력한다. 트랜지스터(Q1)는 베이스단자가 부성 저항 발생수단과 직렬, 증폭 수단과 병렬 연결되고, 콜렉터 단자가 접지 단자와 연결되며, 공진 수단은 트랜지스터(Q1)의 에미터 단자와 병렬 연결되어 조정 전압을 입력받아 그 변화에 따라 공진 주파수를 변화시킨다.이동 통신용 전압 제어 발진기는 반송파 대 잡음비(C/N)의 값이 낮아야 하며, 전류의 소모가 적어야 하고, 휴대를 위해 소형화 및 경량화 되어야 한다. 900MHz 근처의 이러한 복합적인 사양을 만족시키는 전압 제어 발진기로는 에미터 전류를 공통으로 하는 2개의 양극성 트랜지스터로 이뤄진 전압 제어발진기가 널리 사용된다. 하지만, 이러한 기존의 전압 제어 발진기는 고주파수에서 트랜지스터의 부성 저항이 급격히 저하되어 발진 주파수를 높이는데 한계가 있었다. 그러나, 본 기술은 앞서 언급한 기존의 전압 제어 발진기 구조를 변경하여 휴대 통신용 2GHz대의 비교적 높은 주파수에서도 발진이 가능한 전압 제어 발진기를 제시하였다. 따라서, 본 기술의 전압 제어 발진기는 적당한 파라미터의 선택을 통하여 발진주파수를 원하는 대역까지 높일 수 있도록 하였다. 즉, 외부에서 연결하는 궤환 인덕턴스(Lf)의 크기를 조정하여 원하는 발진 주파수 대역까지 올릴 수 있는 구조이다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
일반적으로 여자시스템에서 싸이리스터를 이용한 위상제어 정류기는 직류를 동기발전에 공급한다. 직류 전압을 공급하기 위하여 싸이리스터를 적절한 시점에서 on-off하여야하는데 이러한 동작을 점호 혹은 소호 라한다. 따라서 싸이리스터를 점호하기 위하여 전원전압과 동기된 신호가 필요하다. 기존에는 여자시스템의 싸이리스터를 점호(온/오프)제어하기위한 제어신호를 발생시키기 위해 전원전압의 위상을 검출하기위한 별도의 동기변압기를 사용하고 있으며, 이 동기변압기에서 검출된 전원전압의 위상에 동기시켜 싸이리스터의 점호 제어를 위한 신호를 발생시키고 있다. 본 기술은 전원전압을 읽어 들여 적절한 신호처리과정을 거쳐 전원전압의 위상을 검출하고, 상기 검출된 위상 신호를 이용하여 싸이리스터 점호신호를 발생하도록 하므로서, 싸이리스터 제어용 점호신호 발생을 위한 별도의 동기변압기를 이용하지 않아도 됨에 따라 전체적인 여자시스템의 크기를 축소할 수 있고, 전원전압의 크기가 가변되더라도 전혀 무관하게 연속적이고 안정되게 여자시스템 제어신호를 발생시킬 수 있도록 한 여자시스템의 싸이리스터 점호신호 발생장치이다.본 기술은 점호(온/오프)제어하기 위한 제어신호를 발생시키기 위해 전원전압의 위상을 검출하기 위한 별도의 동기 변압기를 사용하고 있으며, 이 동기 변압기에서 검출된 전원전압의 위상에 동기시켜 사이리스터의 점호제어를 위한 신호를 발생시키는 여자시스템의 싸이리스터 점호신호 발생장치에, 3상 전원전압을 입력받아 증폭하는 증폭부(1)와 증폭부를 통해 입력된 3상 전원전압을 디지털값으로 변환시키는 A/D 변환부와 A/D변환부로 부터 입력되는 3상 전원전압값을 신호처리하여 동작하는 PI제어기에 의해 전원전압의 위상을 검출하고, 그 검출된 값으로서 싸이리스터의 점호를 위한 신호를 발생하는 PU와 CPU에서 출력된 점호신호를 아날로그신호로 변환하여 코사인 신호를 출력하는 D/A변환부와 D/A변환부에서 출력된 아날로그 점호신호를 싸이리스터에 공급하여 점호되도록 하는 아날로그 출력회로로 구성된다.이와같은 구성으로 이루어진 본 기술은 전원전압을 읽어 들여 적절한 신호처리과정을 거쳐 전원전압의 위상을 검출하고, 검출된 위상 신호를 이용하여 싸이리스터 점호신호를 발생하도록 하므로서, 싸이리스터 제어용 점호신호 발생을 위한 별도의 동기변압기를 이용하지 않아도 됨에 따라 전체적인 여자시스템의 크기를 축소할 수 있고, 전원전압을 입력받아서 3상 전압을 d-q 동기좌표계로 전압을 변환하고 이때 d-q동기좌표계의 전압은 직류전압이 된다.
- 보유기관
- 한국전력공사
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 단일 전력단의 높은 역률을 얻고 정확한 출력 직류(DC) 전압 제어를 가능하게 하고 효율도 높은 포워드 컨버터와 승압형 컨버터를 결합한 저용량급에 적당한 스위치 결합형 능동 포워드 컨버터에 관한 것이다. 본 기술은 소자만으로도 좋은 역률 특성을 가지고, 고조파 왜곡이 작으면서 정확한 출력 전압 제어를 수행하고, 거의 단위 역률을 가지는 국제전기표준회의기준(IEC555-2)을 만족하는 저용량급에 적합한 스위치 결합형 능동 포워드 컨버터를 제공한다.일반적으로 기존의 2단 방식의 컨버터는 대용량급으로 고조파 정류 및 정확한 출력 전압 제어가 어렵고, 작은 전력이 필요한 곳인데도 불구하고 큰 전력을 공급하는 많은 소자의 불필요한 추가에 의한 경제적 손실이 있는 문제점이 있다. 그러나 본 스위치 결합형 능동 포워드 컨버터는 좋은 역률과 높은 효율을 가지며 입력 전류의 고조파 성분이 낮아서 고조파의 왜곡이 적고, 정확한 출력 전압 제어를 단일 전력단으로 가능하게 하며 국제전기회의기준(IEC555-2)을 만족하여 저용량으로 쓰이는 전원 공급 장치(컴퓨터 파워서플라이 등)에 쓸수 있고 교류(AC) 전원 소스에서 양질의 직류를 얻을 수 있는 특징이 있다. 본 기술은 교류 전원을 공급하는 교류 전원 공급 수단에 연결되어 입력된 전류 파형을 필터링하여 출력하는 필터링 수단에 연결된 스위치가 온되면 그 첨두값이 입력 전압을 따라가는 톱니형의 파형을 생성하여 출력하는 승압형 컨버텅 수단과 교류 전원 공급 수단 및 필터링 수단에 연결되어 승압형 컨버터 수단의 스위치 양단에 인가되는 전압이 클램프 콘덴서 양단 전압보다 커지는 순간 콘덴서의 전압으로 클램핑하는 클램핑 수단, 승압형 컨버터 수단에 연결되어 출력된 전압과 전류를 변환시켜 2차측 컨버터 회로로 유기시키는 트랜스와 트랜스의 출력을 입력받아 출력하는 컨버터 출력 수단으로 이루어진다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 MPEG-2 인코더의 비디오와 오디오의 디코딩 타임스탬프 차이 및 표현 타임스탬프를 인코더의 오디오부분에서 보상, 전송하여 디코더에서 비디오와 오디오가 동기를 이루도록 하는 타임스탬프 보상을 이용한 비디오와 오디오 동기 방법 및 이를 이용한 엠펙-2(MPEG-2) 인코더 장치이다. MPEG-2 인코더에서 디코더로 데이터 프레임을 전송할 때, 비디오 프레임 내에 있는 디코딩 타임스탬프와 표현 타임스탬프를 삽입하여 전송한다. 디코딩 타임스탬프를 사용하여 비디오와 오디오 데이터 간 동기 보정 값을 계산하고 이 보정값을 이용하여 계산한 디코딩 타임스탬프와 표현 타임스탬프를 삽입하여 전송하여 인코더에서 비오디와 오디오 간 동기를 확립하여 디코더로 전송한다.기존에 미디어의 디코딩 시간이나 재생시간을 조절하기 위해 사용하던 방법은 비오디와 오디오 간 정확한 동기를 맞추기 어렵고 실시간 서비스에서는 부적절하다. 본 기술은 디코더에서의 조작 없이 인코더에서 디코딩 및 표현 타임스탬프를 전송 프레임 내에 삽입하여 비디오와 오디오간의 동기를 이룰 수 있는 방법 및 이를 이용한 인코더 장치에 관한 것이다. 본 인코더 장치는 비디오 부호화기와 오디오 부호화기, 각각의 부호화 된 신호를 패킷화 하여 출력하는 비디오 패킷요소스트림 패킷화기와 오디오 패킷요소스트림 패킷화기, 각각의 부호화기와 패킷화기 간 전송을 위한 수신 퍼버로 이루어져 있고 앞에서 언급한 비디오 부호화기로부터 비디오 액세스 유닛 지시 비트와 부호화 시작 지시 비트 및 오디오 부호화기로부터 오디오 액세스 유닛 지시 비트를 입력하여 비디오와 오디오의 디코딩 타임스탬프 차이값을 계산하고 오디오의 디코딩 타임스탬프에 보상하여 비디오 및 오디오 패킷요소스트림 패킷화기 측으로 각각의 디코딩 타임스탬프와 표현 타임스탬프를 출력하는 타임스탬프 보상기도 포함되어 있다. 본 기술은 액세스 유닛이 디코딩되어야 하는 시점을 나타내는 비디오 및 오디오의 디코딩 타임스탬프 및 표현 타임스탬프를 인코더에서 정확히 구하여 비디오 및 오디오의 동기를 보상하여 디코더에서는 아무런 조작 없이 비디오와 디코더의 오디오간의 동기를 이룰 수 있도록 한 것으로서, HDTV, 주문형 비디오 서비스, DTV 등의 MPEG-2 인코더 및 디코더를 사용하는 장치들에 널리 사용할 수 있는 이점을 수반한다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기