일반기술
전기·전자 > 반도체 공정 (B63)
화합물 반도체 소자는 서로 다른 밴드갭 에너지를 갖는 반도체의 이종접합을 이용하여 소자의 성능을 극대화시키는데 지난 15년간의 연구 결과 반도체 극초막으로 구성되는 양자(quatum)구조를 이용하는 경우 많은 소자의 성능을 극대화시킬 수 있음이 알려져 있다. 현재 반도체 레이저, LED, 고속 트랜지스터 등에는 100 이하의 두께를 갖는 반도체 양자우물 층을 갖는 소자가 실용화되어 있다. 양자구조에 대한 연구는 현재의 양자우물을 근간으로 양자선(quantum wire) 및 양자점(quantum dot) 등의 구조를 이용하여 보다 향상된 소자 성능을 구현하고자 하는 연구가 진행되고 있는데 현재 이들 구조를 손쉽게 에피성장시킬 수 있는 방법에 대한 연구가 주된 관심이 되고 있다.양자우물은 100 이하의 두께를 갖는 극초막의 형태인데 이러한 극초막을 기판 전면에 균일한 조성과 두께를 갖도록 에피성장시키기 위하여는 높은 수준의 에피성장기술이 요구된다. 현재 유기금속기상에피성장법(Metal-Organic Chemical Vapor Deposition: MOCVD)은 이러한 극초막 구조를 균일하게 에피성장시킬 수 있는 수준으로 발달하여 다수의 광소자 제작에 이용되고 있다. 아울러 양자선 및 양자점 구조의 에피성장 기술도 나날이 발전하고 있는데 전통적인 MOCVD 에피성장과 함께 선택적(Selective Area) MOCVD, 원자층 에피성장법(Atomic Layer Epitaxy) 등 다양한 에피성장방법이 연구되고 있다. 양자구조를 이용한 화합물 반도체 소자 제작 기술은 가장 고도의 에피성장기술을 기반으로 하고 있고 본 연구진은 지난 10여년에 걸친 양자구조 에피성장 기술을 바탕으로 현재 양자선 및 양자점 에피성장 기술을 개발하고 있다.
- 보유기관
- 한국기술거래(주)
- 등록일
- 2000-01-17
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
최근 통신용 회로, 고성능 컴퓨터, 및 각종 전자시스템이 고도화됨에 따라 이들 시스템에서 신호의 지연 및 왜곡등이 설계상 심각한 병목현상으로 대두되었다. 실상 이들에 관한 본질적인 문제는 반도체소자 및 전송로상에서의 마이크로웨이브 현상에 기인하며 본연구실에서는 이들에 관련한 연구를 수행하고 있다. 따라서 본 포스터에서는 고밀도 고속 VLSI 회로 및 전자 패키징에서의 전기신호의 왜곡에 기인한 시그널 인테그러티 해석 및 이들 전기신호 노이즈 모델링에 대하여 계시하며 이들을 실험적으로 고찰하기 위한 고주파 측정 방법 및 모델링에 대하여 소개한다. 더불어 이들 부분회로에 대한 실험적 특성 분석 및 모델링을 이용한 MCM (Multi-Chip Module) 설계용 툴개발에 관한 내용도 계시한다. 특히 고주파 회로에서의 IC 인터컨넥트 및 트랜스미션 라인의 S-파라미터 측정 및 TDR/TDT 측정을 위한 테스트 패턴 설계 및 이들에 관한 특성 분석 방법에 대하여 도식적으로 기술하며 본 연구실에서 수행하고 있는 시그널 인테그러티 문제와 관련하여 IC 내에서 신호의 지연 및 크로스톡 모델링에 관한 측정 데이터 및 모델링을 예시하고 전자 패키징에 관련하여서는 동시스위칭에 관련한 패키징 노이즈 즉 칩내의 파워선 혹은 그라운드선과 같은 기준 전위의 변형에관한 시뮬레이션 결과를 예시한다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 연구에서는 CMOS 연산증폭기의 슬루율을 외부의 디지탈 신호에 의해 제어할 수 있는 방법을 제안하였고, 이를 연산증폭기의 설계에 응용하여 0.8μm twin-well double metal/single poly 공정을 이용하여 제작하였다. 슬루율의 가변화를 이루기위해 4비트의 입력신호에 의해 제어되는 병렬 전류감산기를 설계하였으며, 이를 연산증폭기 설계에 이용함으로서 입력 디지탈신호의 크기에 따라 16단계에 걸친 슬루율과 전력소모의 선형적인 변화가 가능하였다. 또한 제작된 CMOS 연산증폭기를 이용하여 4비트 데이터 변환속도 가변 D/A 변환기에 적용하여 데이터 변환속도의 가변을 실험에의해 볼 수 있었다. 슬루율 가변 연산증폭기는 재래식 연산증폭기와 동일한 소신호 특성을 보였으며, 슬루율과 전력소모의 측정결과 5.8V/μV에서 41.1V/μV까지 가변되며, 이에따른 전력소모는 1.1mW에서 4.1mW까지의 범위에서 16단계의 선형적인 변화를 나타내었다
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 연구에서는 무선 LAN(Local Area Network) 시스템을 위한 고속의 기저대역 모뎀 ASIC 아키텍쳐를 제안한다. 무선 LAN 표준안인 IEEE 802.11에서는 물리계층의 규격으로 직접대역확산(DSSS), 주파수도약확산(FHSS), 적외선(Infrared)의 세 가지 규격을 권고하고 있다. 이 중 직접대역확산 방식은 타 시스템에 간섭 영향이 적으며 ISM 무면허 대역을 사용하는 장점이 있으나 하나의 심볼을 보통 11-칩의 의사잡음부호로 나누어 처리하여야 하므로 데이타 전송속도가 낮아지는 단점이 있다. 따라서 IEEE 802.11에서는 DBPSK 변조방식으로 1 Mbps, DQPSK 변조 방식으로 2 Mbps의 전송속도를 권고하고 있다. 그러나 영상 신호를 포함하는 멀티미디어 데이타를 전송하기에는 그 전송속도가 부족하다. 적접대역확산 방식의 모뎀 수신기에서 데이타 처리속도를 제한하는 요소는 심볼 단위로 샘플링 되기전에 칩 전송속도에 두배로 샘플링 되는 ADC의 출력 샘플을 집적 처리하는 정합 필터와 타이밍 복구회로이다. 본 연구에서는 새로운 구조의 정합필터와 타이밍 복구회로를 설계하여 IEEE 802.11 직접대역확산 방식의 규격을 만족하면서 최대 전송속도가 8 Mbps인 고속의 무선 LAN용 모뎀 ASIC 아키텍쳐를 설계하였다. 본 연구에서 설계한 모뎀 아키텍쳐는 통신용 CAD 툴인 SPWTM을 이용하여 모델링하고 AWGN(Additive White Gaussian Noise) 채널 환경과 반송파 주파수 옵셋에 대한 시뮬레이션을 수행하여 알고리즘 타당성을 검증하였으며 VHDL(VHSIC Hardware Description Language)로 모델링하고 SYNOPSYSTM를 이용하여 기능검증을 수행한 후 논리합성과 타이밍 시뮬레이션을 수행하였다. 시뮬레이션 결과 본 연구에서 설계된 모뎀 아키텍쳐는 AWGN 채널 환경에서 신호대 잡음비(Eb/No)가 13 dB 일때 5.63x10-6의 오류확률을 가지며 심볼 전송속도의 최대 12%의 주파수 옵셋과 최대 10,000 ppm의 클럭 옵셋이 있는 환경에서 복조가 가능하였다. 또한 논리합성 결과 88 MHz의 동작 주파수에서 DQPSK 복조시 8 Mbps의 전송속도를 확인하였다. 추후 MAC(Medium Access Control) 인터페이스를 위한 레지스터 및 제어 블럭 설계하여 추가할 계획이다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
스마트카드용 IC설계를 위한 기반기술, 제조연계 -고유 COS 사양 및 프로그램, DES 기반기술 -MCU Core 설계기술 고유규격을 이용한 스마트카드의 설계 및 상품화 기술 - 정보보안관련기술 등 다양한 응용기술 확보가능
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 연구에서는 곱셈기를 사용하지 않은 새로운 구조의 실시간 영상처리용 2-D 콘벌루션 필터칩을 설계하고 제작하였다. 기존의 상용화된 2-D 컨볼루션 필터 칩은 방대한 연산량을 실시간으로 처리하기 위하여 다수의 곱셈기를 사용하는데 3x3의 윈도우를 가지는 Harris Semiconductor사의 HSP48901이나 HSP48908의 경우 9개의 곱셈기를 내장하고 있다. 이러한 곱셈기는 VLSI로 구현할 때 매우 많은 면적을 차지하게 되며 가격대 성능비를 떨어뜨리는 주요 원인이 된다. 따라서 곱셈기를 사용하지 않는 콘볼루션 필터의 아키텍쳐가 많이 연구되었는데 주요 알고리즘은 powers-of-two 계수 알고리즘이다. 이러한 powers-of-two 계수 알고리즘은 shift-and-add(SA) 구조의 조합회로로 구현되는데 기존의 연구에서 제안된 아키텍쳐에서는 3x3의 윈도우 필터의경우 9개의 곱셈기 대신 9개의 SA 블럭을 사용하여 VLSI 면적은 줄일 수 있지만 프로그램머블한 필터를 설계할 경우 데이타 처리 속도가 저하되어 가격대 성능비 즉 게이트 수대 데이타 처리속도비의 개선을 기대할 수 없다. 본 연구에서는 3x3 윈도우의 콘벌루션 필터 설계시 SA 블럭을 하나만 사용하므로써 9개의 곱셈기를 사용하는 경우는 물론 9개의 SA 블럭을 사용하는 경우에 비하여 약 2배의 가격대 성능비를 향상시킬 수 있는 아키텍쳐를 설계하고 칩을 제작하여 검증하였다. 또한 구현된 필터 칩은 MPEG2 표준안인 CCIR601의 영상신호 전송속도(10.4 Mpixel/second)를 만족한다. 본 연구에서 설계된 필터 아키텍쳐는 VHDL(VHSIC Hardware Description Language)로 모델링하고 SYNOPSYSTM을 이용하여 기능 검증과 논리합성 및 타이밍 시뮬레이션을 수행하였다. 또한 구현된 필터 칩은 제작 후 테스트 보드를 구현하여 기능을 검증하고 컴퓨터 시뮬레이션과 동일한 결과를 확인하였다. 구현된 필터 칩은 3,893 개의 게이트로 구성되며 최대 데이타 전송 속도는 15.625 Mpixel/second이다
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
Silicon-On-Insulator(SOI) 기술을 이용한 반도체 소자는 높은 신뢰성과 빠른 동작속도 및 집적도의 향상 등을 쉽게 얻을 수 있는 이점 때문에 최근에 활발한 연구가 진행되고 있다. 특히, SOI기술은 절연격리가(dielectric isolation)가 용이하기 때문에 전력 집적회로 (power IC)의 제작에 이용될 경우 소자의 스위칭 속도를 향상시킬 수 있고 논리회로와 전력소자를 구조적으로 완전히 분리시킬 수 있는 등의 여러 가지 장점이 있어 최근에 많은 연구가 활발히 진행되고 있다. 전력용 개별소자(discrete device)로 많이 쓰이고 있는 수평형 IGBT(Lateral Insulated Gated Bipolar Transistor)는 SOI 기판 위에 제작할 때 위에서 언급한 것과 같은 여러 가지 이점을 얻을 수 있으나, IGBT소자에서 최대 전류능력을 제한하는 소위 latch-up 문제는 더욱 심각하게 나타난다. Latch-up특성을 개선하기 위하여 정공 전류를 바이패스시키는 SOI LIGBT를 제안하였고, MEDICI 시뮬레이션을 통해 이를 검증하였다. 제안된 소자는 기존의 LIGBT구조에서 게이트와 캐소드의 위치를 바꾸고 트렌치 게이트를 채택하여 구현하였으며 기존의 소자에 비해서 5배 이상의 latch-up 전류능력을 가짐을 알 수 있었다. 또한, 캐리어의 수명을 여러 가지로 바꾸었을 때에도 개선된 latch-up 특성이 유지됨을 확인 할 수 있었다. 제안된 소자의 스위칭 속도는 기존의 소자와 거의 같았고 순방향 전압강하는 제안된 소자가 캐리어 수명에 따라 약 0.1V 에서 0.8V 정도 높았으나 이것은 에피층의 농도가 낮게 설계될 경우 해결될 수 있다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
레이저 유도반응에 의한 미세가공 기술은, 기존의 식각 기술(화학 식각, 반응성 이온 식각, 플라즈마 식각)과 달리, 마스크와 포토레지스트를 사용하지 않고 상온에서 직접 식각을 할 수 있기 때문에, 복잡했던 공정을 최소화시킬 수 있는 장점을 가지고 있다. 또한 레이저 유도반응에 의한 식각은 종횡비가 큰 식각형태를 구사 할 수 있으며, 수 마이크론의 분해능을 가지고 있기 때문에 제한된 영역의 식각이 가능하다. 또한, 레이저 빔을 시료 위에 주사(scan)함으로써 원하는 패턴을 쉽게 얻을 수 있다. 레이저 유도반응에 의한 식각은 다른 일반적인 식각 기술과 비교하여 국소부분의 온도상승에 의한 화학반응을 이용하므로 공정상에서 오는 손상(damage)이 매우 작다. 이러한 가공기술은 광전소자의 분리, 광도파로의 형성, 초소형 기기 제작 등에 필요한, 중요한 미세 가공기술로 매우 큰 관심을 끌고 있다. 화학 식각의 경우 식각용액을 사용하는 것과는 달리 건식식각에서는 반응을 돕는 가스를 사용하는데, 주로 CCl4, CCl2F2 (O 또는 He을 포함), SiCl4/SF6, CH4/H2 가스등이 사용되어 왔다. 이 중 CCl4 가스와 CCl2F2 가스를 사용한 경우에 식각특성은 매우 우수한 것으로 보고된 바 있으나, 오존층(O3)을 파괴하는 주인자로서 환경규제 물질이 되고 있다. 따라서, 이런 환경문제에 대처하기 위하여 새로 개발된 CFC 대체가스를 사용하여 레이저 유도반응을 이용한 건식식각이 필요하다.반도체 미세가공에 주로 사용되는 재료는 화합물 반도체로 GaAs, AlGaAs, InP, InAs 등이 있다. 시료는 기본 진공도 10-3 Torr인 진공 반응용기 안에 있는 내부식성이 강한 스테인레스 스틸 고정대 위에 고정을 하며, 진공 반응용기 또한 내부식성을 고려하여 스테인레스 스틸로 만들었다. 반응용기 내에 빔을 조사시키기 위해서 석영유리로 창을 만들며, 반응용기는 X, Y, Z 축으로 이동이 가능한 스테이지 위에 얹고 스테이지의 구동은 DC-서보 모터를 사용하여 이동시켰다. 속도의 제어는 기어박스를 사용하여 최저 1 μm/sec에서 200 μm/sec까지 실현시켰다. 레이저 빔은 광학현미경의 대물렌즈를 사용하여 직경 1.2 μm까지 집속 시켰으며, 빔은 고정되어 있고 스테이지를 이동시켜서 주사(scan)가 가능하도록 하였다. 한편, 반응용기 안에 반응가스의 주입양을 제어하기 위해서 니들 밸브와 압력 게이지를 반응용기와 연결시켰다. 레이저는 아르곤 이온 레이저를 사용하였으며 다중파장을 사용하였다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2000-04-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
감소 실효 쇼트키 장벽 높이를 갖는 반도체 구조에 대한 생산 기술을 개발해 왔다. 이것은 OMVPE 반응장치에서 성장과정 동안 직접적으로 GaAS 표면 영역과 그 다음 공정인 3-methyl-aminalan으로부터 알류미늄층의 도핑을 제어할 수 있기 때문에 가능하다. 제안된 방법으로 장벽 높이 0.75~0.1eV의 재생 가능한 Al/n-GaAs 쇼트키 접합을 만들 수 있다. 중도핑을 할 경우, 비합금 저항접합(<10(-5) Ohm/cm)을 얻을 수 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 연구는 나노 스케일의 거친 표면을 갖는 광방사의 상호 작용에 대한 협동 효과, 표면 모드, 한정 공간효과의 징후와 나노표면의 광학특성과 그것의 미시물리학적인 변수 사이의 관계를 밝혀내는데 중점을 두고 있다. 최근 몇 년 사이에 전자기방사의 상호작용에 대한 연구가 우주탐사, 간섭, 레이저 광학, 석판 인쇄술, 미시 전자공학 분야에서 반사율이 높은 소자의 광범위한 적용 때문에 흥미를 끌고 있다.프로젝트의 실현은 나노표면에 대한 광진단학을 위한 장점들을 만들어 내고, 반사 손실을 줄이고, 거울 평탄도를 얻기 위한 과도한 필요 조건들을 피할 수 있고, 생산비용을 절감할 수 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 연구는 다양한 응용 가능성을 가지고 있는 중합분산 유체 결정 층(PDLC)의 광적 전기광학적 특성을 조사하는데 있다: 디스플레이, 공간 광 변조기 등. PDLS 시스템은 새로운 형태의 장치이다. 이 프로젝트의 범위에서 최적의 특성을 갖는 장비를 만드는 방법을 개발하기 위해서 최선을 다하고 있다.이 연구의 결과는 분산 시스템으로서 PDLC 광학에서의 독창적인 특성들을 이용할 수 있을 것이다. 이것은 대조률이 뚜렷하고, 시야가 넓고, 적은 공간 잡음을 갖는 PDLC 장비(디스플레이, 공간 광변조기 등)의 생산에 대한 필요 조건들을 해결해 줄 것이다. 공동 노력, 실험과 이론의 합성으로 이 프로젝트 내에서 이러한 문제를 풀 수 있을 것이다.
- 보유기관
- 특허법인충정
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 프로젝트의 목표는 반도체 특성의 새로운 비선형 종속성에 기초하여 광학적 반도체 장치를 모델링하는 것이다. 사용 방법은 반도체와 조사중인 프로세스의 컴퓨터 모델링과의 레이저 방사의 상호작용을 설명하는 진화적 부분 미분 방정식의 적절한 시스템의 수학적 분석이다. 전자장 강도에 기반한 free charge carrier 이동성의 비선형 종속성에 기초한 광학적 쌍안정 장치를 구축할 가능성이 조사되었다. 수학 모델링은 광학적 쌍안정 시스템의 여러 불안정성의 발생을 조사하기 위해 수행될 것이다. 우리의 연구 그룹은 free charge carrier의 수명의 온도 종속성에 기초하여 새로운 유형의 광학적 쌍안정성을 발견했다. 이 쌍안정성은 흡수 쌍안정성보다 훨씬 더 높은 온도에서 저절로 나타난다.프로젝트 조사는 다음과 같은 문제를 설명하기 위한 기회를 제공한다. - 전자장 강도에 기반한 free charge carrier 이동성의 비선형 종속성에 기초한 광학적 쌍안정 장치를 구축할 가능성- 광학 쌍안정 흡수 시스템에서 단계 불안정성의 개발에 대한 회절(diffraction)의 영향- charge carrier 수명 농도와 온도에 따라 달라질 때 광학 쌍안정 반도체 시스템에서 확률론적 프로세스의 자연과 동력학
- 보유기관
- 특허법인충정
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 기존에는 단지 회로의 바이어스용으로만 사용된 게이트 바이어스 회로를 이용하여 공진기의 품질 계수를 조절하는 회로와 이를 이용하여 중심 주파수 변환 대역 통과 필터에 관한 것이다. 기존의 대역 통과 필터가 삽입 손실이 크고 가변되는 주파수가 작은 단점이 있으나 본 발명은 광대역의 주파수 가변 범위를 가지고 또한 전력 소모가 매우 적어서 이동 통신용 고밀도 집적회로에 용이하다. 주파수 가변을 위하여 종래의 방법과 마찬가지로 가변 커패시터(62)를 사용하고 주파수에 따른 품질 계수의 저하를 보상하기 위하여 게이트 바이어스 저항(63)을 조절하여 품질 계수를 조절하는 공진기(61)로 구현할 수 있다. 이 회로에는 바이어스를 위한 전압(64,65)과 주파수 변환을 위한 가변 커패시턴스(62), 그리고 품질 계수 조절을 위한 가변 저항(63)과 그 조절 전압(66)으로 구성되어 있다. 이 회로의 드레인 바이어스 전압(64)은 고정 전압이 되고 품질 계수 조절 전압(66)은 전체 드레인 전류에 영향을 미치지 못하므로 소모되는 전력은 일정하게 된다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 2차원 및 3차원 그래픽스 랜더링(Rendering) 회로 구성 단계에서 화면(Screen)에 그려질 화소(Pixel)를 결정하는 래스터라이징(Rasterizing) 부분을 개선한 것이다. 기존의 그래픽스 가속기 회로에서는 2차원 가속 또는 3차원 가속에 중점을 두어 다른 한 쪽의 성능을 희생시키는 방법을 사용하여 왔다. 또한, 2차원 그래픽스 드로잉(Drawing)에서는 화소 단위에서 앨리아싱(Aliasing) 효과를 감소시키는 가능이 제대로 구현되지 않았다. 본 발명에서는 앤티알리아싱(Antialiasing)을 고려한 2차원 및 3차원 통합 래스터라이저를 제안한다. 이 통합된 래스터라이저를 사용하면 2차원 및 3차원 다각형(Polygon) 드로잉에 성능을 최적화 시키고, 자원(Resource)을 공유하므로 구현 가격(Implementation Cost)도 낮출 수 있다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 하나의 능동 소자와 하나의 저항을 이용하여 적은 면적을 차지하고 적은 소비 전력을 소모하는 부성 저항을 구현하고 이러한 부성 저항을 이용하여 회로의 손실을 최소화하여 공진 및 발진할 수 있도록 한 능동 소자를 이용한 부성 저항 회로 및 그 회로를 이용한 공진기와 발진기에 관한 것으로서, 능동 소자인 갈륨 비소 전계 효과 트랜지스터의 게이트를 일단자로 하고 드레인을 타단자로 하며, 게이트와 소오스 사이에 저항을 연결하여 부성 저항을 구현하고, 이 부성 저항과 인덕터를 병렬로 연결하여 공진기를 구현하고, 이 공진기의 일단자에 능동 소자인 전계 효과 트랜지스터의 드레인을 연결하고 그 소오스를 접지시켜 구현한 발진기를 제공함으로써, 전력 소모가 적고 비교적 적은 면적을 차지하고 선형성이 개선되어 개인 휴대 통신이나 차세대 이동 통신의 송,수신부, 기지국에 쓰이는 반도체 회로에 적용할 수 있는 것이다. 본 발명에 따른 능동 소자를 이용한 부성 저항 회로는 능동 소자인 전계 효과 트랜지스터의 게이트를 일단자로 하고 드레인을 타단자로 하며, 상기 게이트와 소오스 사이에 저항을 연결하여 구성한 것을 특징으로 하며, 전계 효과 트랜지스터는 갈륨 비소 전계 효과 트랜지스터로 사용하고 저항은 고정 또는 가변 저항인 것을 특징으로 한다. 이때, 가변 저항은 전계 효과 트랜지스터의 게이트와 소오스 사이에 제 2 의 능동 소자인 전계 효과 트랜지스터의 소오스와 드레인을 연결하고 그 게이트에 음전압을 인하여 구성하여 반도체 공정으로 구현할 수 있는 것을 특징으로 한다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
저전력/고대역 발진이 가능한 환형 구조의 전압 조절 발진기를 고안했다. 간단한 인버터 구조 발진기의 장점을 이용해 저전원을 실현시키며 기존의 인버터 구조 발진기에서 문제가 됐던 잡음을 해결하도록 새로운 차동 개념을 도입한 구조의 발진기를 제시한다. 환형 구조의 전압 제어 발진기를 구성하는 기본 셀에서 꼬리 전류원 없이 차동 효과를 갖도록 PMOS 트랜지스터를 엮어 만들며, 동작 주파수를 조절하기 위한 전류 공급용 PMOS를 출력 노드에 병렬로 위치시켜 저전원/고대역 발진에 적합하다
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 기존의 모노리딕 집적 회로 공정이 끝난 실리콘 기판 위에 단결정 압전 물질을 접합시킨 후, 화학 기계적 연마를 거쳐 압전 결정의 두께를 조절한 후, 이 위에 표준적인 리소그라피 공정으로 탄성파 공진기, 필터 또는 인덕터등의 수동 회로 요소를 구성함으로써, 실리콘 기판 상의 집적 회로와 압전 결정 소자간의 연결을 용이하게 하고, 기존의 반도체 공정을 그대로 이용하여 기존의 집적 회로와 고성능 수동회로 소자를 집적시킬 수 있도록 한 모노리딕 집적 회로 위에 박막 또는 후막 단결정 압전 소자를 집적한 단일 칩 라디오 구조 및 그 제조 방법에 관한 것이다. 본 발명은 지금까지 외부 소자로 사용되던 공진기 및 필터와 인덕터 등의 수동 회로 요소를 단일한 실리콘 기판 위에 구성함으로써, 각종 무선 단말기에서 이들이 점유하는 부피를 줄이고, 향후 단일 칩 라디오를 구현하는데 필요한 기본 구조를 제공한다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 증폭기에 관한 것으로서, 상세하게는 입력신호의 반파(半波)를 증폭하는 능동소자와 상기 능동소자와 대응성(duality)를 가지며 입력 신호의 나머지 반파를 증폭한느 반(反)능동소자로 이루어지는 보상(complementary)소자와, 상기 보상소자의 동작점을 설정하기 위한 바이어스 회로를 포함하여 구성되며, 상기 보상소자로 CMOS를 이용하는 경우에는 소수 공통형 구조를 사용하고 BJT를 이용하는 경우에는 에미터 공통형 구조를 사용하여 푸시풀(push-pull)형태로 접속한 한 쌍의 보상 소자를 이용한 병렬 푸쉬풀 증폭기에 관한 것으로, 본 발명은 현재 사용되고 있는 소스 폴로워(source follower)고조와 소스 공통형(common source)구조의 증폭기의 단점을 보완하고 그 장점만을 취함으로써 고효율, 고선형성을 가지며 고주파에서도 충분한 전력이득을 얻을 수 있는 전력증폭기의 제작을 가능케한다. 기존의 전력 증폭기와는 전혀 다른 새로운 구조의 전력 증폭기로서, 차세대 무선 통신에 필요한 고효율, 고선형성 특징을 갖고 있다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 밀리파 통신에서 사용하기 위한 회로기판에 관한 것으로 특히, 유리기판위에 한 개 이상의 플립칩을 솔더 범퍼를 통해 멀티칩 패키지하되, 솔더 범퍼와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선 및 플립칩의 상호간의 연결을 위한 연결선을 형성시키며, 플립칩에서 발생되는 열을 외부로 잘 전달해주기 위해 방열판을 상기 플립칩위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하여 방열판을 이용한 구조를 사용함으로써, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템의 설계시 회로기판의 유전손실을 낮추어야 하는 필요성을 현존하는 물질중 유전손실이 가장 낮은 유리를 사용할 수 있다는 효과가 있다. 더욱이, 유리의 투명성에 의해 플립칩 공정시 칩과 기판의 솔더범퍼 연결과정이 쉽게 된다는 부가적인 효과를 얻는다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
초고주파 증폭기나 발진기 등 비선형 동작을 하는 회로에서, 전계효과 트랜지스터의 게이트 정전용량에 따른 임피던스의 비선형에 의하여 발생하는 파형의 왜곡을 제어하는 회로이다. 초고주파 FET 회로의 게이트 정전용량의 비선형성에 의한 효율의 저하를 제어하기 위하여 종래에 썼던 커패시터 등의 선형소자를 비선형소자인 다이오드로 대체하여, FET의 게이트단자에서의 파형 왜곡을 제어함으로써 초고주파 회로의 전력 변환 효율을 높일 수 있다.
- 보유기관
- 한국과학기술원
- 등록일
- 2000-04-24
상세보기