일반기술
전기·전자 > 계측기기
IBM-PC의 ISA 또는 PCI 버스 기반에서 각종 센서를 통해 아날로그 값을디지털 값으로 변환해야하는 경우가 실무에선 다반사이다. 이때 디지털신호처리를 위해선 실시간처리/초고속/대용량의 경우가 필요한데 기존의외산 보드를 구매하려면 초고가,기술지원,스펙미비 등의 문제점들이 있다.본 설계기술은 하드웨어 설계(PLD)부터 소프트웨어(디바이스 드라이버, 스펙트럼분석)까지 완전히 자체개발되었으므로 위의 문제를 완전히 해결해주며, 어떠한 어플리케이션에도 접목가능하다.Channel : 2 CH (For more optional)Sampling rate : 40M SPS per CH (P/P mode : 80M SPS using 2CH for Spectrum analysis)Resolution : 12bitSNR : 60dB / 40M SPS / 10MHz finFull Power Bandwidth : 120MHzOnboard Memory : 4MB per CH (P/P MODE:8MB)Transfer rate : Real 20MB/s app. (Measure in P3-800)Support Driver : VC++, VB (WDM Driver for Windows 95/98/Me/2k/XP)Supprrt Application : HP VEE, MATLAB, SIMULINK, LABVIEW
- 보유기관
- (주)DICS
- 등록일
- 2002-06-11
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 전계방출 소자에 관한 것으로서 미세한 팁으로부터 방출된 전자를 부화소 단위로 접속하기위하여 애노드가 R, G, B 형광체의 하부에 각각 형성되어 있다. 이때, R, G, B 각각의 형광체 하부에 형성되어 잇는 각각의 애노드를 교차없이 연결하기 위해 적어도 하나의 애노드를 연결하는 연결부는 블랙 메트릭스의 하부에 형성되어 있다. 이러한 연결부는 애노드를 형성할 때 동시에 단일층으로 형성할 수 있다- Switched anode Driving이 가능하면서 R, G, B 형광체 배선이 단층인 전계방출 평판 디스플레이- 복층 배선의 경우 고전압 인가시 절연층 파괴로 인한 소자파괴등의 불량이 발생되나 본 특허의 단층 배선을 통한 안정적인 전계방출 평판 디스플레이
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 전자제품
본 발명은 칩 인덕터에 관한 것으로, 특히 회로기판에 직접 접촉고정되는 부분인 칩 인덕터의 외부전극 부분의 기계적 강도가 증진되도록 한 칩 인덕터에 관한 것으로, 비어홀이 천공되고 내부 전극이 인쇄된 각 그린시트의 소정 위치에 핀홀을 가공하여 상기 그린시트를 적층, 가열 압착함으로써, 상기 내부 전극이 상기 핀홀과 측부의 노출 내부전극을 통해 칩 인덕터의 외부 전극에 접속되며, 상기 핀홀에 도전성 페이스트가 충진된다.칩부품의 신뢰성부분중 취약부분인 단자부착강도문제를 해결하기위한 방안으로상하면에 지지대 역할을 하는 보조 부분을 설계하여, 강도를 증가시킴실장후의 높은 부착강도를 유지하기 위한 방안
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 전자제품
본 발명은 적층 칩인덕터의 내부 전극과 외부단자 전극간의 접합강도를 증진시키면서 동시에 외부단자 전극 부착 공정의 양산성을 높힌 적층 칩 인덕터의 구조와 그 제조방법에 관한 것으로, 그린시트 모두에 미세한 비어홀을 가공한 후 전극도료를 채운 다음 내부전극을 인쇄하고, 상기 내부전극이 인쇄된 그린시트를 적층하는 단계; 적층체의 양면에 미세한 절단가공홈을 주고 여러 개의 칩을 포함한 막대 형태로 절단하는 단계; 상기 막대 형태로 절단된 적층체를 소결하는 단계; 상기 소결된 막대 형태의 적층체의 양쪽 단자에 외부 전국을 도포하는 단계; 상기 외부 전극이 도포된 적층체를 낱개 칩을 갖는 형태로 절단하는 단계; 및 상기 낱개 절단된 적층체를 도금하는 단계를 포함한다. 다른 실시예로 상기 소결단계전에 절단하는 단계를 수행하는 대신에, 상기 절단 홈이 가공된 적층체를 소결하는 단계; 상기 소결된 적층체를 여러 개의 칩을 포함하도록 막대 형태의 적층체로 절단하는 단계를 수행할 수도 있다. 상기 내부전극을 인쇄하는 단계에서 최하층 및 최상층의 외면에 연결전극을 인쇄하고, 상기 적층단계에서는 여러 장의 그린시트를 열간가압하여 적층하여, 미세 비어홀이 형성되고 내부 전극이 형성된 각 시트를 적층하고 그 적층체의 양단에 외부전극을 부착하며, 상기 내부 전극과 외부 전극의 사이에 연결 전극이 형성된 칩인덕터의 구조를 얻을 수 있다.칩부품의 신뢰성에 많은 문제가 발생되고 있는 외부전극의 기계적강도를 향상시키기 위하여 외부전극의 부착에 보조역할을 할수 있는 부분을 형성하는동시에 양산수율을 올리고 공정을 단순화 시키기 위하여 낱개 칩이 아닌 여러개의 칩이일체화된 막대 모양의 형태로 공정을 진행하여 생산성을 향상하는 것을 특징으로 함
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 산업용 전기전자
본 발명은 표면탄성파 필터에 있어서, 광대역특성을 가지면서 양산시 칩의 양.불량을 선별할 수 있는 표면탄성파 필터에 관한 것임.본 발명은 압전기판 상에 전기적 신호가 입력되는 입력전극과 상기 입력전극의 양측에 형성된 제1 그라운드전극과, 상기 입력전극에 대향되어 마련되고 상기 제1그라운드전극과 연결된 제2 그라운드전극과, 상기 제2 그라운드전극의 양측에 형성되고 상기 제1 그라운드전극과 대향되어 형성된 출력전극과, 상기 제1 그라운드전극 및 출력전극의 양단에 소정간격으로 이격되어 형성된 반사기를 포함하여 구성되는 것을 특징으로 하는 표면탄성파 필터를 제공한다. 상기 입력전극, 출력전극, 제1 그라운드전극, 제2 그라운드전극 및 반사기는 빗살전극으로 구성된다. 상기 입력전극과 제1 그라운드전극간으이 간격 및 상기 제2 그라운드전극과 출력전극간의 간격은 -람다/4(람다는 빗살전극의 주기)로 구성한다. 상기 제1 그라운드전극 및 제2 그라운드전극의 폭은 람다/2(람다는 빗살전극의 주기)로 구성한다. 상기 빗살전극은 알루미늄으로 구성한다. 본 발명의 표면탄성파 필터는 입력 IDT전극과 출력 IDT전극간의 간격을 -람다/4로 유지하면서도 칩의 양불량선별을 프로빙 공정을 수행할 수 있다.SAW 필터의 경우 입출력 전극으로 구성되어 있으나 대개는 패키지를 모두 거쳐야 정확한 고주파 특성을 측정할 수 있어 생산성이 저하된다. 이 기술은 패키징 이전, 칩상태에서 프루빙 공정을 통하여 특성측정을 용이하게 구조를 제안한 기술이다.
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 패드 패턴이 형성된 유리 패널에 솔더 범프를 갖는 칩형소자를 실장하는 구조에 있어, 상기 패드 패턴상에 순차적으로 형성되어 있어 상기 패드 패턴상의 층간 물질층과 상기 솔더 범프가 접속되는 것을 특징으로 함. 활성층 및 층간물질층이 형성된 유리 패널의 패드 패턴 상에 칩형 소자의 솔더범프를 실장하는 칩형소자의 실장구조에 관하여 개시한다. 본 발명은 패드 패턴이 형성된 유리 패널에 솔더 범프를 갖는 칩형 소자를 실장하는 칩형소자의 실장구조에 있어서, 상기 패드 패턴 상에 순차적으로 활성층 및 층간물질층이 순차적으로 형성되어 있어, 상기 패드 패턴 상의 층간물질층과 상기 솔더 범프가 접속되는 것을 특징으로하는 칩형 소자의 실잘구조를 제공한다. 상기 활성층 및 층간물질층은 각각 아연층 및 니켈층이며, 상기 패드 패턴은 알루미늄 또는 ITO(Indium Tin Oxide)로 이루어진다. 본 발명에 의하면, 칩형 소자의 솔더 범프가 층간절연막 상에 습윤성 있게 형성됨으로써 칩형 소자의 실장구조의 신뢰성을 향상시킬 수 있다.LCD, PDP, FED, 유기 EL 등의 구동 IC 실장 기술
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 소정의 다이아몬드 캐소오드가 형성되는 기판과상기 소정의 다이아몬드 캐소오드의 표면적을 증가시켜 전자방출효율을 높인 2극구조의 다이아몬드 전계방출소자에 관한 것임. 본 발명은 2극구조의 다이아몬드 전계방출소자(Field Emission Device)에 관한 것으로서, 특히 소정의 다이아몬드(Diamond Like Carbon ; DCL, 또는 AmorphicTM Diamond) 캐소오드가 형성되는 기판과 상기 소정의 다이아몬드 캐소오드의 표면적을 증가시켜, 즉 전계방출의 유효면적을 증가시켜 전자 방출 효율을 높인 2극구조의 다이아몬드 전계방출소자에 관한 것이다. 이를 위한 본 발명은, 기판과, 이 기판상에 레이저 증착 또는 화학기상증착법에 의해 전자를 방출하도록 형성된 다이아몬드 캐소오드와, 상기 다이아몬드 캐소오드에서 방출된 전자가 충돌되면 그 고유 색상의 광을 발생하는 소정의 형광체가 도포되어 있으며 상기 캐소오드에서 방출되는 전자를 잡아당기도록 전압이 인가되는 에노드전극을 구비한 2극구조의 다이아몬드 전계방출소자에 있어서, 상기 캐소오드의 표면에는 소정의 박막 형성공정에 의해 요철부가 형성되어 있는 점에 그 특징이 있다.Diode FED with Diamond Emitter
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 FED tip에서 방출되는 전자의 비월시간을 크게 함으로써 전자의 모멘텀 및 속도가 증가되도록소정의 제어전극을 부가하고 anode전극을 상기 제어전극방향으로 소정거리 이동시켜 구조를 개선한 것임. 본 발명은 필드에미션 디스플레이(Field Emissin display)의 팁에서 방출되는 전자의 비월시간을 크게함으로써 전자의 모멘텀 및 속도가 증가되도록 소정의 제어전극을 부가하고, 에노드전극을 상기 제어전극쪽으로 소정거리 이동시켜 구조개선한 필드에미션 디스플레이에 관한 것이다. 이를 위한 본 발명은, 기판과, 이 기판상에서 돌출되어 전자를 방출하는 다수의 필드에미터 팁과, 상기 필드에미터 팁에서 전자가 방출되도록 그 주변에 전기장을 형성시키는 다수의 게이트전극 및 상기 방출전자를 충돌에 의해 발광하는 형광체가 마련된 에노드전극을 구비한 필드에미션 디스플레이에 있어서, 상기 필드에미터 팁에서 방출되어 상기 에노드전극으로 진행하는 전자의 비월시간이 증가되도록상기 방출전자를 소정각도 편향시키는 제어전극을 상기 게이트전극의 일측부 상부에 더 설치하고, 상기 에노드전극을 상기 편향각도에 대응하는 소정거리만큼 수평이동시켜 구조개선함으로써, 에노드전극에서의 발광효율을 향상시킬 수 있다.비행 전자의 모멘텀 및 속도 증가를 위한 제어 전극을 구비한 FED
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 반도체
기존의 경량 컴퓨터나 핸드폰 PDA를 위한 칩이 고전력 소모나 사이즈가 큼으로서 생기는 단점을 보완하기 위해 새로이 디자인된 저전력 소모형 x86 PC용 칩.같은 효율성을 지니면서 기존의 칩보다 1/3 사이즈, 1/3 전기 소모율, ½의 생산 비용을 지님. 성능은 1.6Ghz Pentium 4.
- 보유기관
- InCue Corp
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 FED의 Field Emitter Tip에서 방출되는 전자를 tip 중앙으로 집중시킥 위해 Emitter Tip에 ion을 주입하여 화소구동 유효전자의 방출갯수를 증가시킬 수 있는 field emitter tip구조 및 그 제조방법.본 발명은 필드 에미션 디바이스의 필드 에미터의 팁에서 방출되는 전자를 팁의 중앙으로 집중시키기 위해, 그 에미터 팁에 이온을 주입함으로써, 화소구동 유효전자의 방출갯수를 증가시킨 필드 에미터 팁의 구조 및 그 제조방법을 제공한다. 이를 위해, 본 발명에서는 상기 필드 에미터 팁의 일부분에 마스킹을 통해 실리콘이온을 주입한다. 바람직하게는 상기 필드 에미터의 팁의 첨두부분의 직하로 상기 기판까지의 부분을 제외한 부분에 마스킹을 통해 이온을 주입한다. 본 발명의 필드 에미터 제조방법은 기판 상에 상기 필드 에미터의 팁을 형성하는 과정, 상기 필드 에미터의 팁부분에 이온이 주입되는 부분을 제외하고는 포토레지스트를 입히는 마스킹 과정, 상기 포토레지스트가 입혀지지 않은 필드 에미터의 팁부분에 이온을 주입하는 과정, 상기 포토레지스트 부분의 상방에 광차단층을 입히는 단계 및 상기 포토레지스트를 제거하기 위하여 상기 광차단층위로 광을 조사하여 현상하는 과정을 포함한다.이온 주입 방법을 이용하여 전자 방출 Emitter를 제작한 FED 기술
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 디스플레이 패널에 잇어서, 상.하부 기판을 자외선수지를 이용하여 접합한 디스플레이 패널에 관한 것임.본 발명은 제1 유리가판 상에 표시(display) 소자들이 형성되어 있는 상부 패널과, 상기 상부 패널의 소자들에 대향하여 형성되고, 제2 유리기판 상에 형성된 형광체층을 구비하는 하부 패널과, 상기 상부 패널과 하부 패널을 접합하는 외부접합부로 이루어진 디스플레이 패널에 있어서, 상기 외부접합부는 자외선 수지로 이루어지거나 상기 상하부 패널의 두께가 두꺼울 경우 유리지지대와 자외선 수지로 이루어진다. 본 발명의 디스플레이 패널은 상온에서 상하부 패널을 접합하기 때문에 공정시간이 획기적으로 단축되고 공정장비 및 단게가 줄어들어 양산시 수율 향상 및 스루풋을 증가시킬 수 있다.자외선 수지를 사용하여 평판 디스플레이의 봉합 및 Sealing 기술
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 FED 내부의 진공도를 향상시키고 그 진공도를 적절하게 유지시키기 위하여 FED에 ion pump를 부착한 것임. 본 발명은 필드에미션 디스플레이(Field emissin display) 내부의 전공도를 향상시키고그 진공도를 적절하게 유지시키기 위해 이온펌프를 부착한 필드에미션 디스플레이에 관한 것이다. 이를 위한 본 발명은, 기판과, 이 기판상에서 돌출되어 전자를 방출하는 다수의 필드에미터 팁과, 상기 필드에미터 팁에서 전자가 방출되도록 그 주변에 전기장을 형성시키는 다수의 게이트 전극 및 상기 방출전자의 충돌에 의해 발광하는 형광체가 마련된 에노드전극을 구비한 필드 에미션 디스플레이에 있어서, 상기 필드 에미션 디스플레이의 내부공간에 유입되는 외부공기와 기존에 존재하는 공기원소 및 상기 내부공간에서 생성되는 불요원소를 흡착하는 흡착성 원소를 공급하는 상기 필드 에미션 디스플레이의 내부공간의 진공도를 소정범위까지 유지시키는 이온펌프수단을 구비함으로써, 상기 필드에미션 디스플레이의 안정적인 동작을 향상시킬 수 있는 이점을 제공한다.이온 펌프를 부착하여 고진공 및 장수명 진공형 평판 디스플레이 구현 기술
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 FED에서 발생되는 열을 최적으로 방출시켜 FED의 동작성능 및 내구성을 향상시키도록 열방산 pipe를 채용한 FED에 관한 것임. 본 발명은 필드에미션 디스플레이에서 발생되는 열을 최적으로 방출시켜 필드에미션 디스플레이의 동작성능 및 내구성을 향상시키도록 열방산 파이프를 채용한 필드에미션 디스플레이에 관한 것이다. 이를 위한 본 발명은, 기판과, 이 기판상에서 돌출되어 전자를 방출하는 다수의 필드에미터 팁과, 상기 필드에미터 팁에서 전자가 방출되도록 그 주변에 전기장을 형성시키는 다수의 게이트 전극 및 상기 방출전자의 충돌에 의해 발광하는 형광체가 마련된 에노드전극을구비한 필드 에미션 디스플레이에 있어서, 상기 기판의 저면에는 그 외곽을 단면형상이 요철형상인 복수의 파이프 라인으로 이루어진 마이크로 히트 파이프가 상기 기판과 일체형으로 형성되어 있어, 필드에미션 디스플레이의 동작성능 및 신뢰성을 향상시킬 수 있다.마이크로 히트 파이프를 FED와 결합하여 동작시 발생하는 열을 제거하므로서 FED의 장수명화 및 오동작을 막아주기 위한 기술
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 반도체
저비용의 최첨단 광네트워크 기술로서 전자와 광요소간의 인터피스상의 네트워킹 수준이 기존의 기술보다 우수한 결과를 나타내는 기술.WDM솔루션의 비용을 대폭 감소시키고, MAN (metro area network)상에서 광솔루션의 광범위한 설치를 가능케하는 정확한 생산공정 기술.
- 보유기관
- InCue Corp
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 기타 전자제품
표면 탄성파 듀플렉서 패키지에서, 송신 필터칩 및 수신 필터칩이 장착되어 있는 기판상에 위상 정합용 스트립 라인이 형성되어 있다. 위상 정합용 스트립 라인은 송신 필터칩과 수신 필터칩에 연결되어 수신 필터칩의 위상을 정합시켜 송신 주파수 대역의 임피던스를 증가 시킨다. 이와 같이 위상 정합용 스트립 라인이 필터칩과 동일한 기판상에 형성됨에 따라, 구조가 간단해지고 제조 단가가 감소된다.위상정합용 스트립라인을 필터칩과 동일한 기판상에 형성한 듀플렉서용 패키지
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 전자부품
본 특허는 세라믹 칩 내부에서 서로 다른 주파수 대역에서 동작하는 헬리컬 도체를 내장시킴으로써, 두 개의 주파수 대역에서 사용 가능한 이중 대역 칩 안테나에 관한 것임.칩 부품내에 2개의 안테나를 동일축내에 설치하여 이중밴드 안테나 구현부품의 크기 감축에 기여아이디어 특허로 향후 기술이전시 추가적인 연구요구됨
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 전자부품
본 발명의 적측형 페라이트 인덕터는 사각기둥의 모양을 갖는 페라이트 성형체와 상기 페라이트 성형체의 외부를 둘러싸며 그 표면에 제1 노출 전극 및 제 2노출 전극을 갖고 그 내부에 상기 제 1 노출 전극 및 제 2 노출 전극을 연결하는 코일 패턴이 형성된 제 1 그린 쉬트와 상기 제 1 그린 쉬트의 외부를 둘러싸는 제 2 그린 쉬트와 상기 제 1 노출 전극 및 제 2 노출 전극 상의 각각에 형성된 외부전극을 포함한다. 본 발명의 적층형 페라이트 인덕터의 코일 패턴이 비아홀에 의하여 연결되지 않아 단락되지 않으므로 적층형 페라이트 인덕터의 신뢰성을 향상시킬 수 있다.페아이트 부품 제조 공정 특허
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 전자부품
본 발명의 적층 세라믹 트랜스포머는 표면에 각각 1차 코일 및 2차 코일 연결전극이 형성되고 그 측면에 외부 단자 전극이 형성된 페라이트 기판과 상기 페라이트 기판상에 탑재되고 상기 1차 코일 및 2차 코일 연결전극과 연결되는 1차 코일 및 2차 코일이 형성되어 있고 가운데에 구멍을 갖는 적층 세라믹 코일과 상기 저층 세라믹 코일 상에 탑재되고 상기 적층 세라믹 코일의 구멍에 끼워지는 돌출부를 갖는 페라이트 코어를 포함한다.페라이트 트랜스포머 제작 공정 특허
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 전자부품
본 발명은 제조공정을 단순화시키고 적층세라믹코일의 내부 전극 패턴이 간단하여 종래기술의 층간 연결시 발생할 수 있는 문제점을 해결한 적층세라믹 트랜스포머 및 그 제조방법에 관한 것임.코일형성 쉽게 함으로써 페라이트 트핸스포머 제작에 용이하도록 한 공정 특허
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기
일반기술
전기·전자 > 전자부품
본 발명은 고주파대역에서 높은 유전율과 높은 Q(1/유전손실)값 및 높은 온도안정성을 갖는 유전체 세라믹스에 관한 것임. 본 발명은 일반식 x(SrTiO3)-y(CaTiO3)-z((li1/2Ndr2)TiO3) (여기서 0.02<_x<_0.1, 015<_y<_0.2 및 x+y+z=1의 범위)로 표현되는 유전체 세라믹스를 제공한다. 상기 유전체 세라믹스는 유전율 120이상, Qf(f는 주파수)값 600-2000, 온도안정성(tf) -20~32이다. 본 발명의 유전체 세라믹스에 의하면 공진기의 소형화, 고품질화를 이룩할 수 있다.일반식 x(SrTiO3)-y(CaTiO3)-z((li1/2Ndr2)TiO3) (여기서 0.02<_x<_0.1, 015<_y<_0.2 및 x+y+z=1의 범위)로 표현되는 유전체 세라믹스를 제공한다. 상기 유전체 세라믹스는 유전율 120이상, Qf(f는 주파수)값 600-2000, 온도안정성(tf) -20~32이다. 본 발명의 유전체 세라믹스에 의하면 공진기의 소형화, 고품질화를 이룩
- 보유기관
- 전자부품연구원
- 등록일
- 2002-06-14
상세보기