산업기술 통합검색
본 발명은 직접 시퀀스 부호분할 다중접속 시스템에서의 전력제어 방법에 관한 것으로 특히, 전력 제어를 위한 고정된 스텝 크기를 사용하던 종래 방식에서 탈피하여 적응형 스텝 크기를 사용할 수 있도록전력 제어 상수를 유도하는 방법과 동적 변화 영역의 설정 방법에 관한 것이다. 상향 링크 전력제어의 적응형 크기 전력제어 방법에 있어서 송출전력을 재설정된 스텝 크기만큼 증감시키는 제 3과정을 포함하여 각 단말기별로 적응적으로 송출전력 증감 스텝의 크기를 변화시키는 것을 특징으로 한다.
본 발명은 해상도를 낮춰 후보 움직임 벡터를 계산하고, 주변 블록들의 움직임 벡터 상관성을 이용해 또 하나의 후보 움직임 벡터를 정한 후, 다수개의 후보 벡터들을 중심으로 정해진 탐색영역에 대해 움직임 벡터를 추정함으로써, 움직임 벡터를 계산하기 위한 계산량을 줄여 결국 고속으로 움직임 벡터를 추정할 수 있는 움직임 벡터 추정방법을 제공하는데 그 목적이 있다.본 발명에 따르면, 동영상의 움직임 벡터 추정방법에 있어서, 탐색영역의 해상도를 낮춰 전역탐색법을 통해 적어도 두 개의 후보 움직임 벡터를 계산하는 제1단계와, 이미 계산된 주변블럭들의 움직임 벡터를 읽어 주변블럭들의 상관성을 이용해 적어도 하나의 후보 움직임 벡터를 선택하는 제2단계와, 상기 선택된 적어도 세 개의 후보 움직임 벡터에 대한 해상도를 조정한 후, 상기 선택된 적어도 세 개의 후보 움직임 벡터를 중심으로 소정의 크기를 갖는 탐색영역을 새롭게 결정하여 상기 결정된 탐색영역에 대한 각각의 평균절대오차를 계산하는 제3단계 및 , 상기 계산된 적어도 세 개의 평균절대오차 중 최소 값을 갖는 평균절대오차를 선택하여 상기 선택된 하나의 평균절대오차를 중심으로 상기 새롭게 결정된 탐색영역에 대해 최종 평균절대오차를 계산하는 제4단계를 포함한 것을 특징으로 하는 동영상의 움직임 벡터 추정방법이 제공된다. 주변 움직임 벡터 정보와 다계층 프레임 구조의 효율적인 조합이 특징. 주변 움직임 벡터 중 적합한 움직임 벡터를 정하는데 중간값 필터(median filter) 를 도입하였음.전역 탐색 기법과 비교할 때 성능 면에서 거의 동등함.
본 발명은 실시간 처리를 위한 비디오 신호의 비트 발생량 및 왜곡 추정방법과, 이들을 이용한 부호화방법 및 그 장치에 관한 것으로, 하나의 채널을 통하여 전송되는 프로그램들간의 상대적인 화질을 프로그램의 중요도에 따라 차별화함으로써, 시청자들에게 만족할만한 비디오 서비스를 제공하는데 그 목적이 있다. 이를 위해 본 발명의 부호화 방법은 부호화될 모든 영상에 할당될 전체 비트량을 계산하는 제1단계; 매 주기마다 적용되는 양자화 파라메터에 따라 부호화될 각 프로그램의 영상으로부터 발생하는 비트량과 왜곡의 추정값을 계산하는 제2단계; 상기 제2단계에서 계산된 왜곡의 추정값에 미리 결정된 프로그램들간의 상대적 화질비를 곱해 변형된 비트율-왜곡 추정값을 계산하는 제3단계; 상기 제3단계에서 계산된 각 프로그램별 변형 비트율-왜곡 추정값들을 비트율 축에 대해 더함으로써 전체 비트율-왜곡 함수를 구하는 제4단계; 상기 전체 비트율-왜곡 함수로부터 상기 제1단계에서 계산된 할당될 전체 비트량에 대응되는 왜곡값을 구해 목표 왜곡값을 결정하는 제5단계; 및 각 프로그램의 영상에 대하여 상기 결정된 목표 왜곡값에 근접한 왜곡을 발생시키는 양자화 파라메터를 구해 상기 계산된 양자화 파라메터에 따라 입력된 영상을 부호화하는 제6단계를 포함한다.
3차원 데이터의 도시화에 관한 것으로 다 해상도 도시화를 위한 데이터 분류에 normal 벡터와 불투명도의 유사성을 동시에 이용하여 분류하는 단계; Normal 벡터를 이용한 데이터 분류 단계; 불투명도를 이용한 데이터 분류 단계; 분류된 데이터를 도시하는 단계를 포함함을 특징으로 한다. 이 방법을 이용하면 최종 결과 영상에 직접적인 영향을 주는 normal 벡터와 불투명도를 동시에 이용해 데이터를 분류하므로, 다 해상도 도시화가 가능하여 낮은 해상도에서 계산량을 줄일 수 있다 그리고, 기존의 방법에 비해 낮은 해상도에서도 심한 화질 저하를 막을 수 있다.
본 발명은 볼륨 렌더링 기법에 관한 것으로서, 쉬어-왑 분해를 이용한 볼륨렌더링 기법에 영상 분할 정보를 적용하고, 영상 분할 정보의 저장 방식, 영상 분할 정보를 빠르게 찾기 위한 2단계 탐색 기법을 포함한다. 또한 영상 분할 정보를 효율적으로 이용하기 위해, 블록 기반의 렌더링 기법을 사용하고, 블록의 경계에서 생기는 불연속성을 제거하기 위한 방법을 포함함을 특징으로 한다. 볼륨 렌더링에서 화면을 다시 렌더링 하는 때는 관찰 시점이 변하는 경우과 물체의 불투명도가 변화하는 경우이다. 기존의 방식들은 관찰 시점이 변하는 경우의 속도만을 개선하거나, 물체의 불투명도가 변화하는 경우의 속도만을 개선했다. 본 발명에 의하면 위 두 가지 경우에 대하여 대화식 렌더링이 가능하다.
본 발명은 기존에는 단지 회로의 바이어스용으로만 사용된 게이트 바이어스 회로를 이용하여 공진기의 품질 계수를 조절하는 회로와 이를 이용하여 중심 주파수 변환 대역 통과 필터에 관한 것이다. 기존의 대역 통과 필터가 삽입 손실이 크고 가변되는 주파수가 작은 단점이 있으나 본 발명은 광대역의 주파수 가변 범위를 가지고 또한 전력 소모가 매우 적어서 이동 통신용 고밀도 집적회로에 용이하다. 주파수 가변을 위하여 종래의 방법과 마찬가지로 가변 커패시터(62)를 사용하고 주파수에 따른 품질 계수의 저하를 보상하기 위하여 게이트 바이어스 저항(63)을 조절하여 품질 계수를 조절하는 공진기(61)로 구현할 수 있다. 이 회로에는 바이어스를 위한 전압(64,65)과 주파수 변환을 위한 가변 커패시턴스(62), 그리고 품질 계수 조절을 위한 가변 저항(63)과 그 조절 전압(66)으로 구성되어 있다. 이 회로의 드레인 바이어스 전압(64)은 고정 전압이 되고 품질 계수 조절 전압(66)은 전체 드레인 전류에 영향을 미치지 못하므로 소모되는 전력은 일정하게 된다.
본 발명은 2차원 및 3차원 그래픽스 랜더링(Rendering) 회로 구성 단계에서 화면(Screen)에 그려질 화소(Pixel)를 결정하는 래스터라이징(Rasterizing) 부분을 개선한 것이다. 기존의 그래픽스 가속기 회로에서는 2차원 가속 또는 3차원 가속에 중점을 두어 다른 한 쪽의 성능을 희생시키는 방법을 사용하여 왔다. 또한, 2차원 그래픽스 드로잉(Drawing)에서는 화소 단위에서 앨리아싱(Aliasing) 효과를 감소시키는 가능이 제대로 구현되지 않았다. 본 발명에서는 앤티알리아싱(Antialiasing)을 고려한 2차원 및 3차원 통합 래스터라이저를 제안한다. 이 통합된 래스터라이저를 사용하면 2차원 및 3차원 다각형(Polygon) 드로잉에 성능을 최적화 시키고, 자원(Resource)을 공유하므로 구현 가격(Implementation Cost)도 낮출 수 있다.
본 발명은 하나의 능동 소자와 하나의 저항을 이용하여 적은 면적을 차지하고 적은 소비 전력을 소모하는 부성 저항을 구현하고 이러한 부성 저항을 이용하여 회로의 손실을 최소화하여 공진 및 발진할 수 있도록 한 능동 소자를 이용한 부성 저항 회로 및 그 회로를 이용한 공진기와 발진기에 관한 것으로서, 능동 소자인 갈륨 비소 전계 효과 트랜지스터의 게이트를 일단자로 하고 드레인을 타단자로 하며, 게이트와 소오스 사이에 저항을 연결하여 부성 저항을 구현하고, 이 부성 저항과 인덕터를 병렬로 연결하여 공진기를 구현하고, 이 공진기의 일단자에 능동 소자인 전계 효과 트랜지스터의 드레인을 연결하고 그 소오스를 접지시켜 구현한 발진기를 제공함으로써, 전력 소모가 적고 비교적 적은 면적을 차지하고 선형성이 개선되어 개인 휴대 통신이나 차세대 이동 통신의 송,수신부, 기지국에 쓰이는 반도체 회로에 적용할 수 있는 것이다. 본 발명에 따른 능동 소자를 이용한 부성 저항 회로는 능동 소자인 전계 효과 트랜지스터의 게이트를 일단자로 하고 드레인을 타단자로 하며, 상기 게이트와 소오스 사이에 저항을 연결하여 구성한 것을 특징으로 하며, 전계 효과 트랜지스터는 갈륨 비소 전계 효과 트랜지스터로 사용하고 저항은 고정 또는 가변 저항인 것을 특징으로 한다. 이때, 가변 저항은 전계 효과 트랜지스터의 게이트와 소오스 사이에 제 2 의 능동 소자인 전계 효과 트랜지스터의 소오스와 드레인을 연결하고 그 게이트에 음전압을 인하여 구성하여 반도체 공정으로 구현할 수 있는 것을 특징으로 한다.
저전력/고대역 발진이 가능한 환형 구조의 전압 조절 발진기를 고안했다. 간단한 인버터 구조 발진기의 장점을 이용해 저전원을 실현시키며 기존의 인버터 구조 발진기에서 문제가 됐던 잡음을 해결하도록 새로운 차동 개념을 도입한 구조의 발진기를 제시한다. 환형 구조의 전압 제어 발진기를 구성하는 기본 셀에서 꼬리 전류원 없이 차동 효과를 갖도록 PMOS 트랜지스터를 엮어 만들며, 동작 주파수를 조절하기 위한 전류 공급용 PMOS를 출력 노드에 병렬로 위치시켜 저전원/고대역 발진에 적합하다
본 발명은 기존의 모노리딕 집적 회로 공정이 끝난 실리콘 기판 위에 단결정 압전 물질을 접합시킨 후, 화학 기계적 연마를 거쳐 압전 결정의 두께를 조절한 후, 이 위에 표준적인 리소그라피 공정으로 탄성파 공진기, 필터 또는 인덕터등의 수동 회로 요소를 구성함으로써, 실리콘 기판 상의 집적 회로와 압전 결정 소자간의 연결을 용이하게 하고, 기존의 반도체 공정을 그대로 이용하여 기존의 집적 회로와 고성능 수동회로 소자를 집적시킬 수 있도록 한 모노리딕 집적 회로 위에 박막 또는 후막 단결정 압전 소자를 집적한 단일 칩 라디오 구조 및 그 제조 방법에 관한 것이다. 본 발명은 지금까지 외부 소자로 사용되던 공진기 및 필터와 인덕터 등의 수동 회로 요소를 단일한 실리콘 기판 위에 구성함으로써, 각종 무선 단말기에서 이들이 점유하는 부피를 줄이고, 향후 단일 칩 라디오를 구현하는데 필요한 기본 구조를 제공한다.
본 발명은 증폭기에 관한 것으로서, 상세하게는 입력신호의 반파(半波)를 증폭하는 능동소자와 상기 능동소자와 대응성(duality)를 가지며 입력 신호의 나머지 반파를 증폭한느 반(反)능동소자로 이루어지는 보상(complementary)소자와, 상기 보상소자의 동작점을 설정하기 위한 바이어스 회로를 포함하여 구성되며, 상기 보상소자로 CMOS를 이용하는 경우에는 소수 공통형 구조를 사용하고 BJT를 이용하는 경우에는 에미터 공통형 구조를 사용하여 푸시풀(push-pull)형태로 접속한 한 쌍의 보상 소자를 이용한 병렬 푸쉬풀 증폭기에 관한 것으로, 본 발명은 현재 사용되고 있는 소스 폴로워(source follower)고조와 소스 공통형(common source)구조의 증폭기의 단점을 보완하고 그 장점만을 취함으로써 고효율, 고선형성을 가지며 고주파에서도 충분한 전력이득을 얻을 수 있는 전력증폭기의 제작을 가능케한다. 기존의 전력 증폭기와는 전혀 다른 새로운 구조의 전력 증폭기로서, 차세대 무선 통신에 필요한 고효율, 고선형성 특징을 갖고 있다.
본 발명은 밀리파 통신에서 사용하기 위한 회로기판에 관한 것으로 특히, 유리기판위에 한 개 이상의 플립칩을 솔더 범퍼를 통해 멀티칩 패키지하되, 솔더 범퍼와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선 및 플립칩의 상호간의 연결을 위한 연결선을 형성시키며, 플립칩에서 발생되는 열을 외부로 잘 전달해주기 위해 방열판을 상기 플립칩위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하여 방열판을 이용한 구조를 사용함으로써, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템의 설계시 회로기판의 유전손실을 낮추어야 하는 필요성을 현존하는 물질중 유전손실이 가장 낮은 유리를 사용할 수 있다는 효과가 있다. 더욱이, 유리의 투명성에 의해 플립칩 공정시 칩과 기판의 솔더범퍼 연결과정이 쉽게 된다는 부가적인 효과를 얻는다.
초고주파 증폭기나 발진기 등 비선형 동작을 하는 회로에서, 전계효과 트랜지스터의 게이트 정전용량에 따른 임피던스의 비선형에 의하여 발생하는 파형의 왜곡을 제어하는 회로이다. 초고주파 FET 회로의 게이트 정전용량의 비선형성에 의한 효율의 저하를 제어하기 위하여 종래에 썼던 커패시터 등의 선형소자를 비선형소자인 다이오드로 대체하여, FET의 게이트단자에서의 파형 왜곡을 제어함으로써 초고주파 회로의 전력 변환 효율을 높일 수 있다.
본 발명은 메모리 감지 증폭기 회로에 관한 것으로, 첫째 단의 차동 증폭기는 비트 라인의 작은 신호를 증폭하여 둘째 단으로 전달하는 동작을 하고, 둘째 단의 랫취 증폭기는 첫째 단의 신호를 충분히 증폭한 후 이를 출력함과 동시에 트랜지스터 스위치와 인버터로 이루어진 차단 회로가 둘째 단의 출력 신호를 받아 첫째 단의 PMOS 부하 저항을 끄게 하는 방식으로 첫째 단인 차동 증폭기의 전원을 차단함으로써 불필요하게 소모하는 전력을 줄이도록 한 메모리 감지 증폭기 회로에 관한 것이다. 차동 증폭기-랫취 증폭기형 감지 증폭기에 차단 회로를 추가하여 차동 증폭기-랫취 증폭기의 단점인 많은 소비 전력을 획기적으로 줄여 차동 증폭기-랫취 증기형 감지 증폭기의 장점인 빠른 속도와 랫취 증폭기-랫취 증폭기형 감지 증폭기의 장점인 저전력을 동시에 구현하였다.
본 발명은 원하는 정전용량을 가지며, 에피층설계에 자유도를 주고 같은 기판위에 다른 능동소자들과 함께 제작할 수 있는 면적변환 가변용량 다이오드를 제공하는 것을 목적으로 하는 것으로서 본 발명에 의하면 레이아웃상의 면적대비를 통하여 공핍층 면적을 활성층 식각, 선택적 에피층 성장, 이온주입, 또는 이들의 조합으로 급격히 변화시킨 면적변환 가변용량 다이오드가 제공된다. 이와 같은 구성의 면적변환 가변용량 다이오드는 마스크상의 패턴에 따라 정전용량 특성이 변화되므로 에피층에 제약을 가하지 않음으로써 타소자와의 집적에 있어서 유리하고 마스크패턴에 의존하므로 비선형성이 강한 정전용량 변화와 큰 정전용량 변화율을 갖는다.
본 발명은 주 트랜지스터의 바디 부위에 바이어스를 가함으로써, 논리값(logic value)의 전이시 문턱 전압(threshold voltage)을 낮춰 빠른 동작이 이루어 지도록 하고, 그 외에는 높은 문턱전압을 유지하여 누설전류가 작도록 하여, 동작 전압에 제한 없이 동작되도록 한 전계효과 트랜지스터를 제공하는데 그 목적이 있다. 본 발명에 따르면, 반도체의 바디 부위 내에 형성되며, 소오스, 드레인, 상기 소오스와 드레인간 형성되는 채널 부위, 그리고 상기 채널 부위 상에 접속된 게이트를 구비한 제1트랜지스터와; 반도체의 바디 부위 내에 형성됨, 소오스, 드레인, 상기 소오스와 드레인간 형성되는 채널 부위 상에 접속된 게이트를 구비한 제2트랜지스터를 포함하며; 상기 제2트랜지스터의 드레인은 상기 제1트랜지스터의 게이트에 연결되며, 상기 제2트랜지스터의 게이트는 상기 제1트랜지스터의 드레인 또는 소오스에 연결된 것을 특징으로 하는 반도체 장치가 제공된다. 저전압 및 고속 동작이 가능하며, 동작전압의 제한 없이 사용할 수 있다.
본 발명은 바이폴라 트랜지스터(bipolar transistor) 및 그의 제조 방법에 관한 것이다. 좀 더 구체적으로 본 발명은 베이스와 콜렉터간의 정전용량이 대폭적으로 감소된 바이폴라 트랜지스터 및 선택적 에피택시 공정을 이용하여 전기 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다. 본 발명의 바이폴라 트랜지스터는 선택적 에피택시 공정시 에피층의 성장을 방해하도록 단결정 기판(41) 상에 수평방향(단결정기판의 110방향)과 10˚내지 40˚의 각을 이루면서 유전체 박막으로 형성된 마스크(20) : 전기마스크(20)의 상부에 형성되며 베이스-콜렉터간의 정전용량을 감소시켜 주기 위한 빈 공간(31) : 단결정 기판 위에 형성된 서브 콜렉터층(42), 콜렉터층(43), 베이스층(44), 에미터층(45) 및 에미터 캡층(46) ; 및, 에미터 전극(48), 베이스 전극(49) 및 콜렉터 전극(47)을 포함하여, 마스크 형성공정, 선택적 에피택시공정, 식각 및 전극형성공정에 의해 제조되고, 본 발명에 의해 콜렉터가 절연기판 내부에 묻히지 않는 구조를 지니면서도 효과적으로 베이스-콜렉터간의 정전용량을 대폭적으로 감소시킴으로써, 동작속도가 향상된 바이폴라 트랜지스터를 간단한 공정에 의해 제조할 수 있다는 것이 확인되었다.
발명은 캠 셀을 이용하여 램 및 프로그래머블 로직 어레이를 겸용할 수 있으면서 임의로 메모리 구조를 변경할 수 있도록 한 캠 셀 구조 및 캠 셀을 이용한 필드 컨피규어러블 램과 프로그래머블 로직 어레이 겸용 메모리에 관한 것으로서 , 다수의 기본 메모리 블록을 일정 개수로 연결하여 이루어지는 컨피규어러블 메모리 블록과 원하는 데이터를 입, 출력하는 입출력 제어기로 구성되는 메모리에 있어서, 상기 기본 메모리 블록은 소정의 캠 셀로 구성하고 내부연결회로에 의해 선택적으로 연결되며, 상기 컨피규어러블 메모리 블록은 프로그래머블 로직 어레이의 곱 기능을 수행하는 디코더 블록과 선택적으로 프로그래머블 로직 어레이의 합 기능이나 램 기능을 수행하는 램 블록으로 분리되어 면적의 손해 없이 출력 데이터 길이나 메모리 블록 개수를 조절할 수 있게 하였다. 본 발명은 캠 셀의 워드 라인과 정합 라인을 공유함으로써 속도 및 면적 문제를 개선하였다.
본 발명은 다공질 실리콘기판을 이용한 고주파용 다중접합 패키지 및 그의 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 다공질 실리콘기판에 개별칩과 전송선을 상호배선 연결하여 고주파용 회로를 구성한 다중접합 패키지 및 그의 제조방법에 관한 것이다. 본 발명의 고주파용 다중접합 패키지의 제조방법은, 실리콘기판을 양극화반응에 의해 다공질 실리 콘층을 형성시켜 다공질 실리콘기판으로 변형시키는 다공질 실리콘층 형성 단계; 전기 단계에서 얻어진 다공질 실리콘기판의 다공질 실리콘층에 열을 가해 실리콘 산화막층으로 변형시키는 다공질 실리콘층 산화단계; 및, 전기 단계에서 얻어진 실리콘 산화막이 형성된 다공질 실리콘기판의 표면에 적어도 1개의 전송선 및 개별칩들을 구성하여 다중접합 패키지를 형성하는 패키징단계를 포함한다. 또한, 본 발명의 고주파용 다중접합 패키지는, 상단면에 다공질 실리콘에 의한 두꺼운 실리콘 산화막층이 형성된 다공질 실리콘 기판; 전기한 다공질 실리콘 기판의 상단면에 구성된 적어도 1개의 개별칩; 및, 전기한 다공질 실리콘기판의 상단면에 구성되며 각각의 개별칩을 전기적으로 연결하기 위한 전송선을 포함한다.
본 발명은 포토레지스트를 이용한 선택적인 산화막 다공성 실리콘층의 제조방법 및 그의 응용에 관한 것으로 기존의 제조방법에 비해 매우 간단한 공정과 낮은 제조 가격으로 MMIC( Monolithic Microwave Integrated Circuit) 및 OEIC(Opto-Electronic Integrated Circuit)의 페키지를위한 멀티칩 패키지 기판으로의 활용에 있어 열전도도 문제를 효율적으로 개선할 수 있다. 즉 수동소자는 선택적으로 산화된 산화층위에 제조하여 기판과의 기생성분을 최소화하고 선택적으로 산화되지 않은 실리콘층위에는 능동소자를 위치시켜서 와이어 본딩하거나 플립칩 본딩하으로써 멀치칩 패키지에 응용할수 있다.