일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 디지탈 회로의 설계검증을 신속하고 정확하게 수행할 수 있는 신속 프로토타이핑 보드를 위한 입출력탐침방법 및 그것을 이용한 에뮬레이션/시뮬레이션 혼합검증 방법에 관한 것이다.본 발명에서는 서버용 컴퓨터로 하여금 검증대상 디지탈 회로의 구현과 입출력 탐침을 가능하게 하는 탐침 부가회로를위한 프로그래밍 패턴을 생성하게 함과 아울러 이 프로그래밍 패턴을 프로토타이핑 보드의 각 RFPD에 다운로드되게하여 설계검증 대상회로가 프로토타이핑 보드 상에 구현되게 하고 부가된 입출력 탐침 부가회로를 통하여 입출력 탐침을 수행할 수 있게 하고, 이것을 이용하며 에뮬레이션과 시뮬레이션을 1번 이상 번갈아 가면서 수행한다.본 발명에 따른 임의의 신속 프로토타이핑 보드나 임의의 PCB를 위한 입출력 탐침 방법 및 이를 이용한 혼합 검증 방법에서는 설계된 디지털 회로의 효율적이며 신속한 설계 검증을 위하여 회로상의 모든 신호선들, 또는 HDL 코드상의 모든 시그널들을 대상으로 빠르게 탐침함으로서 설계 오류를 신속히 디버깅할 수 있는 자동화된 검증방법을 제공하는 이점이 있다. 또한 이와 같은 입출력 탐침을 가능하게 하는 임의의 프로토타이핑 보드나 임의의 PCB를 시뮬레이터와 같이 사용하여 고속의 함수적 검증 및 정확한 타이밍 검증을 가능하게 하는 타이밍 및 함수적 검증방법을 제공하는 이점이 있다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 내장형 시스템의 효율적 디버깅을 가능하게 하는 신속 프로토타이핑 장치를 이용한 효과적인 디버깅 방법에관한 것이다.본 발명에서는 개인용 컴퓨터로 검증대상 내장형 시스템의 프로세서에 대한 이진 수행코드와 필요시 내장형 시스템의디지털 하드웨어 부분을 임의의 프로토타이핑 보드의 프로그래머블 소자에 구현하기 위한 프로그래밍 패턴까지를 생성하고, 이들 생성된 이진 수행코드와 프로그래밍 패턴을 개인용 컴퓨터 상의 디버거로 통신용 연결장치를 통하여 개인용컴퓨터로부터 임의의 프로토타이핑 보드 상의 메모리와 프로그래머블 소자에 각각 다운로드하게 하여 검증대상 내장형시스템이 임의의 프로토타이핑 보드상에 구현되게 한 후, 디버거를 이용하여 임의의 프로토타이핑 보드 상에 구현된 내장형 시스템의 실행을 완벽하게 제어하여 임의의 프로토타이핑 보드 상에 구현된 내장형 시스템의 상태를 자유롭게 변경해 가면서 검증함으로서 신속한 디버깅을 가능하게 한다.본 발명에 따른 내장형 시스템을 위한 신속 프로토타이핑 장치에서의 신속 디버깅 방법에서는 임의의 프로토타이핑 보드 상에 프로세서와 메모리 및 연결기, 그리고 필요시 프로그래머블 소자까지를 장착하여 내장형 시스템의 신속한 구현을 하고, 구현된 내장형 시스템에 대하여 디버깅을 수행하는 과정에서 멈춤점이나 관측점에서의 사용자 프로그램과 사용자 하드웨어의 실행 중지나 대기상태에서 신속 프로토타이핑 장치에 구현된 내장형 시스템의 현재의 완전 상태 정보를 읽어내어 개인용 컴퓨터에 저장하고 추후 쓰기 디버깅 명령어를 사용하여 이와 같은 상태를 신속 프로토타이핑 장치 상에 언제든지 재현할 수 있을 뿐만 아니라 필요시에 개인용 컴퓨터에서 수행되는 가상 프로토타입에 상기 완전 상태 정보를 전달하여 실제 프로토타입 보드에서 수행하는 것에 이어서 가상 프로토타입에서 내장형 시스템의 수행을 진행하는 것도 가능하며, 내장형 시스템의 디버깅 과정에서 특정 시점에서의 완전 상태 정보를 개인용컴퓨터에서 가상 프로토타입을 이용한 시뮬레이션 기반의 동시-검증 방법이나 기타 방법으로 새롭게 생성하여 이 또한쓰기 디버깅 명령어를 사용하여 신속 프로토타이핑 장치에 구현된 내장형 시스템의 상태 정보로 설정하여 수행을 가상프로토타입에서 수행하는 것에 이어서 실제 프로토타입 보드에서 하는 것이 가능하다. 이와 같은 신속 프로토타이핑 장치 상에 구현된 내장형 시스템의 상태를 자유자재로 설정할 수 있음으로 인하여 디버깅 시에 불필요하게 반복되어야 하는 내장형 시스템 수행 부분들을 생략하는 것이 가능할 뿐만 아니라 특정 부분만을 반복적으로 수행하는 것도 가능하여신속한 디버깅이 가능하게 할 뿐만 아니라, 물리적 프로토타입의 고속 수행 능력과 가상 프로토타입의 유연성 및 100%가시도(visibility)를 가능하게 하는 강력한 디버깅 능력 등을 동시에 달성할 수 있게 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 디지탈 회로의 설계검증 및 검사를 위한 효과적인 디버깅 방법을 가능하게 하는 신속한 입출력탐침장치 및 이를 이용한 입출력탐침 방법, 그리고 이를 기반으로 하는 네트워크 상에서의 에뮬레이션/시뮬레이션 분산 설계검증 및 검사 방법에 관한 것이다.본 발명에서는 임의의 서버용 컴퓨터에서 수행되어지는 본 발명의 입출력탐침 시스템소프트웨어로 하여금 설계검증 및검사 대상 회로에 입출력탐침을 가능하게 하는 탐침용 부가회로를 부가하여 입출력탐침이 가능한 확장된 회로를 자동화된 방식으로 생성하게 한다. 아울러 본 발명의 입출력탐침 인터페이스 모듈은 상기 입출력탐침이 가능한 확장된 회로가 하드웨어 칩으로 구현되어져서 있는 하드웨어 보드와 상기 서버용 컴퓨터를 연결시키고 상기 하드웨어 보드의 수행을 제어하면서 특정 시점이나 특정 조건에서 상기 하드웨어 보드 상의 상기 하드웨어 칩에 대한 입출력탐침을 수행하여상기 서버용 컴퓨터와 상기 하드웨어 칩간에 상기 설계검증 및 검사 대상 회로에 대한 수행결과 정보를 교환할 수 있도록 한다. 아울러 상기 서버용 컴퓨터와 네트워크로 연결되어진 상기 설계검증 및 검사 대상 회로를 시뮬레이션하는 임의의 시뮬레이션 서버용 컴퓨터와 같이 분산된 환경 하에서 에뮬레이션과 시뮬레이션을 1차례이상 자동적인 방법으로번갈아 가면서 수행하게 한다.본 발명에 따른 입출력탐침 장치 및 이를 이용한 입출력 탐침 방법은 임의의 프로토타이핑 보드나 임의의 PCB 상에 장착된 1이상의 반도체 칩들에 구현되어 에뮬레이션되는 설계검증 대상회로에 대하여 100％ 신호가시도를 갖고 신속하며 효과적인 디버깅을 가능하게 함과 더불어 임의의 시뮬레이터에서 시뮬레이션되는 설계검증 대상회로와의 상태정보 교환을 완전 자동화된 방식으로 가능하게 함으로서 고속의 함수적 검증 및 정확한 타이밍 검증을 함께번갈아 가면서 가능하게 하여 매우 효과적인 검증을 수행 할 수 있는 이점이 있다. 이와 같은 이점은 ICE 환경에서도완벽하게 지원되고, RFPD 내부의 칩상 메모리를 사용하는 경우에도 완벽하게 지원되는 이점이 있다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 수백만 게이트급 이상의 디지탈 회로의 설계검증 및 검사를 위한 효과적인 디버깅 방법에 관한 것이다.본 발명에서는 임의의 서버용 컴퓨터에서 수행되어지는 본 발명의 입출력탐침 시스템소프트웨어로 하여금 설계검증 및검사 대상 회로에 입출력 탐침을 가능하게 하는 탐침용 부가회로를 부가하여 입출력탐침이 가능한 확장된 회로를 자동화된 방식으로 생성하게 한다. 아울러 본 발명의 입출력탐침 인터페이스 모듈은 상기 입출력탐침이 가능한 확장된 회로가 하드웨어 칩으로 구현되어져서 있는 하드웨어 보드와 상기 서버용 컴퓨터를 연결시키고 상기 하드웨어 보드의 수행을 제어하면서 특정 시점이나 특정 조건에서 상기 하드웨어 보드 상의 상기 하드웨어 칩에 대한 입출력탐침을 수행하여상기 서버용 컴퓨터와 상기 하드웨어 칩간에 상기 설계검증 및 검사 대상 전체 회로나 부분적인 회로에 대한 수행결과정보를 빠르게 교환할 수 있도록 한다. 아울러 상기 서버용 컴퓨터와 상기 설계검증 및 검사 대상 전체 회로 혹은 부분회로만을 시뮬레이션하는 임의의 시뮬레이션 서버용 컴퓨터를 이용하여 에뮬레이션과 시뮬레이션을 1차례이상 자동적인 방법으로 빠르게 번갈아 가면서 수행하게 하여 매우 효과적인 디버깅을 가능하게 한다.본 발명에 따른 디버깅 장치 및 이를 이용한 디버깅 방법은 본 발명의 목적은 초대규모급 설계 검증을 위한 하드웨어적으로 구현된 대규모 디지털 시스템의 에뮬레이션과 시뮬레이션을 혼용하는 설계검증에서 설계검증대상회로의 규모가 시뮬레이션의 한계를 넘어가는 경우에도 상기 에뮬레이션과 시뮬레이션을 혼용한 설계검증 방법을적용 가능하게 하는 디버깅 장치 및 이를 이용한 매우 효율적이며 강력한 디버깅 방법을 제공하게 된다. 뿐만 아니라,인-서킷 환경 에서 상기 에뮬레이션과 시뮬레이션을 혼용하기 위하여 시뮬레이션 과정에서 필요한 주변 타겟 하드웨어환경의 모델링을 자동화된 방법으로 신속·정확하게 제공하게 된다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 수백만 게이트급 이상의 디지탈 회로의 설계 검증을 위한 설계 검증 장치 및 이를 이용한 설계 검증방법에 관한 것이다.본 발명에서는 임의의 서버용 컴퓨터에서 수행되어지는 본 발명의 설계검증 시스템소프트웨어로 하여금 설계검증 대상회로에 입력/출력/입출력 탐침을 가능하게 하는 탐침용 부가회로를 부가하여 입력/출력/입출력탐침이 가능한 확장된 회로를 자동화된 방식으로 생성하게 한다. 아울러 본 발명의 설계검증 인터페이스 모듈은 상기 입력/출력/입출력탐침이가능한 확장된 회로가 1이상의 프로그래밍가능 소자로 구현되어 여타 다른 하드웨어 컴포넌트들과 함께 장착되어 있는하드웨어 보드와 상기 서버용 컴퓨터를 연결시키고 상기 하드웨어 보드의 수행을 제어하면서 특정 시점이나 특정 조건에서 상기 하드웨어 보드 상의 상기 1이상의 프로그래밍가능 소자에 대한 입력/출력/입출력탐침을 수행하여 상기 서버용 컴퓨터와 상기 1이상의 프로그래밍가능 소자에 상기 설계검증 대상 전체 회로나 부분적인 회로에 대한 수행결과 정보를 빠르게 교환할 수 있도록 한다. 아울러 상기 서버용 컴퓨터와 상기 설계검증 대상 전체 회로 혹은 부분 회로만을시뮬레이션하는 임의의 시뮬레이션 서버용 컴퓨터를 이용하여 에뮬레이션과 시뮬레이션을 1차례이상 자동적인 방법으로 빠르게 번갈아 가면서 수행하여 점진적 설계 검증을 통하여 설계 검증 대상회로에 존재하는 1이상의 설계 오류를 신속하게 제거하는 것을 가능하게 한다.본 발명에 따른 설계 검증 장치 및 이를 이용한 설계 검증 방법의 목적은 초대규모급 설계 검증을 위한 하드웨어 적으로 구현된 대규모 디지털 시스템의 에뮬레이션과 시뮬레이션을 혼용하는 설계검증을 수행하여 설계검증 대상회로의 규모가 시뮬레이션의 한계를 넘어가는 경우에도 상기 에뮬레이션과 시뮬레이션을 혼용한 설계검증 방법을 적용하여 신속하게 설계검증을 가능하도록 한다. 구체적으로는, 설계 오류들을 신속하게 발견하도록 하는 것을 가능하게 할뿐만 아니라, 이들 발견된 설계 오류들을 신속하게 수정하도록 하는 것도 가능하다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 수백만 게이트급 이상의 디지탈 회로의 설계 검증을 위한 설계 검증 장치 및 이를 이용한 설계 검증방법에 관한 것이다.본 발명에서는 임의의 서버용 컴퓨터에서 수행되어지는 본 발명의 설계검증 시스템소프트웨어로 하여금 설계검증 대상회로에 입력/출력/입출력 탐침을 가능하게 하는 탐침용 부가회로를 부가하여 입력/출력/입출력탐침이 가능한 확장된 회로를 자동화된 방식으로 생성하게 한다. 또한 필요 시에는 검사 혹은 모니터 모듈도 함께 부가한 회로를 자동화된 방식으로 생성하게 하여 하드웨어 기반에서 ABV-기반의 검증도 가능하게 한다. 아울러 본 발명의 설계검증 인터페이스 모듈은 상기 입력/출력/입출력탐침이 가능한 확장된 회로가 1이상의 프로그래밍가능 소자로 구현되어 여타 다른 하드웨어 컴포넌트들과 함께 장착되어 있는 하드웨어 보드와 상기 서버용 컴퓨터를 연결시키고 상기 하드웨어 보드의 수행을제어하면서 특정 시점이나 특정 조건에서 상기 하드웨어 보드 상의 상기 1이상의 프로그래밍가능 소자에 대한 입력/출력/입출력탐침을 수행하여 상기 서버용 컴퓨터와 상기 1이상의 프로그래밍가능 소자에 상기 설계검증 대상 전체 회로나 부분적인 회로에 대한 수행결과 정보를 빠르게 교환할 수 있도록 한다. 아울러 상기 서버용 컴퓨터와 상기 설계검증대상 전체 회로 혹은 부분 회로만을 시뮬레이션하는 임의의 1 이상의 시뮬레이션 컴퓨터들을 이용하여 에뮬레이션과시뮬레이션을 1차례이상 자동적인 방법으로 빠르게 번갈아 가면서 수행하여 설계 검증을 통하여 설계 검증 대상회로에존재하는 1이상의 설계 오류를 신속하게 제거하는 것을 가능하게 한다.본 발명에 따른 설계 검증 장치 및 이를 이용한 설계 검증 방법의 목적은 초대규모급 설계 검증을 위한 하드웨어 적으로 구현된 대규모 디지털 시스템의 에뮬레이션과 시뮬레이션, 그리고 정식검증을 혼용하는 설계검증을수행하여 설계검증 대상회로의 규모가 시뮬레이션의 한계를 넘어가는 경우에도 상기 에뮬레이션과 시뮬레이션과 정식검증을 혼용한 설계검증 방법을 적용하여 신속하게 설계검증을 가능하도록 한다. 구체적으로는, 설계 오류들을 신속하게 발견하도록 하는 것을 가능하게 할뿐만 아니라, 이들 발견된 설계 오류들을 신속하게 수정하도록 하는 것도 가능하다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 매우 복잡한 디지탈 시스템의 설계 검증을 위한 검증 장치와 이를 이용한 효과적인 시뮬레이션 방법에관한 것이다.본 발명에서는 임의의 컴퓨터에서 수행되어지는 본 발명의 검증 소프트웨어로 하여금 설계 코드에 부가적인 코드를 부가하여 시뮬레이션을 수행하게 한다. 시뮬레이션 수행은 1차 시뮬레이션과 2차 시뮬레이션으로 나누어지며 2차 시뮬레이션은 1 이상의 컴퓨터에서 수행되는 1 회 이상의 시뮬레이션을 1 이상의 시뮬레이터를 이용하여 병렬적인 수행을 가능하게함으로서 전체 검증 시간의 대폭적인 단축을 가능하게 한다.본 발명에 따른 검증 장치 및 이를 이용한 설계 검증 방법의 목적은 초대규모급 설계 검증을 위하여 시뮬레이션을 수행하는 경우에 1차 시뮬레이션을 통해서 1차 이후에 추가적으로 진행될 시뮬레이션들을 매우 빠르고 효과적으로 진행하는 것에 필요한 최소한의 정보들을 수집하고, 이 후에 진행되는 추가적인 시뮬레이션들을 하나의 시뮬레이터를 이용하여 순차적으로, 내지는 2 이상의 시뮬레이터를 이용하여 병렬적으로 빠르게 진행하게 함으로서 전체의 시뮬레이션 시간을 단축하며, 빠른 시간 내에 설계 코드에 존재하는 오류들의 위치를 정확히 찾아내어 수정하는 것이 가능하다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
* 원리 및 구성본 기술은 시스템 온 칩의 테스트를 위한 코아 접속 스위치 구조에 관한 것으로써, 다수의 테스트 핀으로 구성되어, 스위치연결 구성 명령어의 인가와 테스트 데이터의 입출력이 이루어지는 테스트 버스단 다수의 스캔 핀으로 구성되어, 상기 테스트 버스단으로부터의 테스트 데이터를 전송받아 내장된 코아의 스캔 체인으로 전송하는 스캔 체인 입출력단 상기 테스트 버스단과 스캔 체인 입출력단간의 스위치 연결 방식에 대한 동작모드를 결정하는 Enable 신호 및 Mode 신호와, 소정의 클럭신호를 입력받는 제어신호 입력부 상기 제어신호 입력부로부터의 구성동작 모드 신호의 입력에 따라, 핀 배열 순서별로 스캔 핀의 테스트 핀 연결 경우의 수를 제한하는 스위치연결 구성 명령어를 상기 테스트 버스단으로부터 입력받아 채워지는 명령어 레지스터 상기 명령어 레지스터로부터 스위치연결 구성 명령어를 수신하여 갱신되는 업데이트 레지스터 및 상기 업데이트 레지스터의 스위치연결 구성 명령어에 의해 테스트 모드 동작시 스캔 핀과테스트 핀 연결 구조를 완성시키는 스위칭부를 포함하는 것을 특징으로 한다.* 기술의 특징IP 코아들로 구성된 SoC에 대한 테스트에 있어서 테스트 버스단으로부터 코아의 스캔 체인 입출력단으로의 연결시 핀 배열 순서를 고려하여 테스트 핀과 스캔 핀의 연결 경우의 수를 제한함으로써 테스트 접근 구조의 하드웨어 오버헤드를 최소화하면서 재구성 가능성을 보장하여 동적으로 코아들의 내부 테스트, BIST 등의 다양한 테스트에 매우 유용하게 사용할 수 있다.* 적용응용분야 및 시장성IP 코아의 재활용으로 집적도가 급격히 커지고 있는 SoC 설계환경에서의 설계 시간은 획기적으로 단축되었지만, SoC의 설계에 있어서 주요 병목현상이 테스트와 검증의 단계에서 발생하고 있다. 본 기술에 의한 코아 접속 스위치는 다양한 구조에도 효과적으로 적용 가능하며 위와 같은 SoC 설계환경에서 테스트 및 디버깅 시간을 단축 가능하다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 시험측정 기술 (B63)
본 기술은 반도체 소자 특성 측정 장비에 관한 것으로, 특히, 반도체 소자에 존재하는 격자 결함에 관련된 정보를 구할 수 있는 깊은 준위 과도 전기 용량 분광기(DLTS:Deep-Level Transient Spectroscopy)에 관한 것이다. 본 기술의 일 관점에 따른 장비는 측정될 시료인 전극 패드가 노출된 반도체 소자 칩을 담는 진공조, 반도체 소자 칩의 전극 패드에 접촉하는 탐침, 반도체 소자 칩을 지지하는 시료 지지부, 반도체 소자 칩을 77K까지 냉각시키기 위해 시료 지지부를 냉각하기 위해 시료 지지부 하부에 연결되고 내부에 냉매가 순환되는 냉각부, 반도체 소자 칩을 700K까지 승온시키기 위한 가열부, 냉각 또는 가열에 따른 온도 변화에 의해서 시료 지지부가 수평 방향으로 열 팽창 또는 수축하는 것을 억제하기 위해 시료 지지부의 측면에 잇대어진 수평 지지대, 수평 지지대가 고정되게 지지하기 위해 진공조 내에 고정 설치되는 수평 지지대, 및 탐침을 통해 반도체 소자의 전극 패드에 전기적으로 연결되어 온도 변화에 따른 시료의 정전 용량 변화를 측정하는 정전 용량 측정기를 포함하여 구성된다.본 기술에서 제공되는 탐침형 DLTS 장비를 이용하여 측정한 DC-센터 피크와 표면 결함 피크의 활성화 에너지는 0.42 ± 0.01 및 0.81 ± 0.01 eV로서 기존의 DLTS 장비를 이용하여 측정한 활성화 에너지와 정확하게 일치한다. 또한 피크의 크기에 비례하는 각각의 포획(trap) 농도 역시 잘 일치함을 확인할 수 있었다. 이상의 결과로부터 본 기술에서 제공하는 탐침형 DLTS 장비를 이용하면, 기존의 DLTS 측정과 정확하게 일치하는 포획의 정보를 얻을 수 있을 뿐만 아니라 시료를 간단하게 준비할 수 있어 DLTS 측정에 소요되는 시간 및 노력을 획기적으로 단축시킬 수 있었다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 표시 미소 전자시스템 소자
액정 표시 소자는 액정 분자의 배열 특성에 따라 광투과성, 응답시간, 시야각, 콘트라스트 등과 같은 표시소자로서의 기능이 결정된다. 따라서 액정 분자의 배향을 균일하게 제어하는 기술이 매우 중요하다.액정의 균일한 배향 상태는 단순히 액정을 상, 하기판사이에 개재시키는 것만으로는 얻기 힘들다. 따라서 투명전극층 상부에 액정의 배향을 위한 배향막을 형성하는 것이 일반적이다.상기 배향막으로는 기판상에 폴리이미드(polyimide) 등과 같은 유기 고분자 물질로 된 박막을 형성한 후, 상기 결과물을 특수형태의 천으로 러빙하여 형성된 배향막이 주로 이용되었다. 상기 러빙법은 실시하기가 용이하고 공정이 단순하기는 하지만, 러빙시 사용된 특수형태의 천으로부터 미세입자, 섬유소 등의 물질이 이탈되어 배향막을 오염시킬 수 있고, 배향막 재료에 따라서 배향이 잘 안되는 경우도 있다. 또한, 러빙시 발생하는 정전기에 의하여 박막 트랜지스터가 손상된다는 문제점이 있다.또한 광배향막 형성용 고분자를 사용하였으나 광배향성은 우수하지만, 가교반응후 대칭구조로 인해 액정의 프리틸트각을 소망하는 바대로 조절하기가 어렵다는 문제점을 가지고 있다. 본 기술은 이러한 문제점을 해결하기 위한 광배향성 폴리에스테르, 그 제조방법 및 이로부터 형성된 배향막을 구비하고 있는 액정 표시 소자에 관한 것으로서, 보다 상세하기로는 고분자의 주쇄 성분으로서 아크릴계 화합물을 함유하고 있는 광배향성 폴리에스테르, 그 제조방법 및 상기 광배향성 폴리에스테르로 된 배향막을 구비하고 있는 액정 표시 소자에 관한 것이다.본 기술에서는 종전의 문제점을 해결하여 250 내지 400 nm 파장 범위에서 최대 자외선 흡수를 나타내어 광반응성이 우수한 신규한 광배향성 폴리에스테르 및 그 제조방법을 제공한다. 또한 본 발명은 광배향성 폴리에스테르로 된 배향막을 구비함으로써 액정 배향의 안정성이 우수하면서 액정의 프레틸트각을 임의로 조절함으로써 광시야각 성능을 향상시킬 수 있는 액정 표시 소자를 제공한다.결국 본 기술에서 폴리에스테르는 주쇄로서 아크릴계 화합물을 함유하고 있어서 250 내지 400nm 영역의 자외선을 흡수하여 반응하는 광반응성이 우수하여 광배향막 형성재료로 유용하다. 따라서 폴리에스테르를 포함하는 광배향막을 이용하면 광배향성이 우수하며 액정의 배향 특성이 우수할 뿐만 아니라 프리틸트각 특성이 향상된 액정 표시 소자를 제조할 수 있는 특징이 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 전자부품
본 발명에서는 스로틀 밸브 위치 센서에서 페달의 위치를 예측 PID 제어기로 보내면 예측 PID 제어기에서는 H-Bridge 모터 드라이버에 전자식 스로틀 밸브용 DC 모터를 제어하기 위한 PWM(Pulse Width Modulation) 파형을 내보낸다. 스로틀 밸브의 위치는 다시 예측 PID 제어기로 피드백되고 페달 입력과 현재 밸브 위치의 차이에 따라서 예측 PID 제어기가 동작하게 된다. 예측 제어기에서는 스로틀 밸브 엑츄에이터의 다음 상태를 추정함으로써 보다 정확하고 빠르게 엑츄에이터의 위치 제어를 구현하게 된다.본 발명의 예측 PID제어기를 이용한 자동차 스로틀 밸브 엑츄에이터에 대한 효과는 다음과 같다. 본 발명에서는 예측 PID 제어기를 이용해서 자동차 스로틀 밸브 엑츄에이터의 다음 상태를 예측함으로써 엑츄에이터를 빠르게 정확하게 제어할 수 있으며 외란에 강인한 특성을 가지므로 자동차의 속도를 일정하게 유지하거나 필요 이상으로 증가되지 않도록 제어해야 할 때 퍼지 제어기나 PID 제어기를 적용한 경우보다 우수한 성능을 나타난다.
- 보유기관
- 부산대학교
- 등록일
- 2006-06-16
상세보기
일반기술
전기·전자 > 기타 산업용 전기전자
본 발명이 목적하는 바는 PDA에 보청기 기능과 청력 검사 및 보청기 fitting 기능을 탑재하여 난청 환자에게 성능이 개선된 보청을 제공하고, 청력 검사 및 보청기 fitting 기능을 통해서 보청기 이용자들에게 편의를 도모하는 것이 핵심 요소이다. 다시 말해서, 기존의 보청기가 실시간으로 처리하지 못한 많은 계산양의 신호처리를 원활하게 수행함으로 보청기 착용 자에게 신호 대잡음 비가 더욱 좋은 신호를 제공할 수 있다. 또한 PDA를 이용한 휴대용 청력 검사 기기 및 보청기 fitting 장치가 개발됨으로 보청기 착용환자의 정기적내원에 따른 불편을 줄여줄 수 있다.본 발명은 다양한 기능을 사용자에게 제공해 줄 수 있다. 첫째, 기존의 PDA 기능과 서비스를 사용자에게 제공할 수 있다. 둘째, 난청 환자가 대화를 하거나, 보청이 필요한 경우에는 본 발명에서 제시한 보청 기능 모드를 선택하여 사용할 수 있다. 셋째, 난청 환자가 청력 검사가 필요한 경우, 종합 병원에 내원하지 않고 집에서 본인이 본 발명을 이용하여 쉽게 청력 검사를 실행 할 수 있다. 넷째, 난청 환자가 청력 검사를 마친 후, 청력 검사의 결과를 바탕으로 스스로 보청기의 적합(fitting) 을 할 수 있다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 발명은 권선 저항기 제조 기계의 자동화 및 그 제조 공정 개선에 관한 것으로서 각종 저항기의 제조 과정을 자동화하고 공정을 개선하여 불량을 최소화하고 제조 성능을 향상시키기 위한 권선 저항기 제조 기계의 성능 개선에 관한 것이다.권선 저항기를 제조할 때에 스텝 모터의 회전각과 톱니바퀴의 톱니 수의 비가 정수가 아닌 경우 권선기와 용접기에 공급되는 시료 권선 저항기의 이동거리인 피치를 제어하기 위해서는 속도 변환 기구와 같은 부수적인 장치가 필요하다.본 발명은 위의 문제점을 해결하기 위한 방법으로서 광 센서를 이용하여 시료 권선 저항기의 유무를 감지하여 정확한 피치를 제어하고, 그리고 권선기에서 완성된 권선 저항기와 권선의 분리 여부를 감지하여 권선 저항기의 생산 과정 중에 불량률을 줄이고 생산 증가를 꾀하는 방법에 관한 것이다.시료권선저항기를 톱니바퀴를 통해 후크에 순차 이송하고, 후크는 지지봉으로 이송하여 코일을 감고 용접하여 분리완성시키는 권선저항기 제조방법에서, 톱니바퀴 회전은 스텝모터로 회전시키고, 스텝모터의 회전각과 회전축 또는 톱니바퀴의 회전각도가 정수비가 되지 않을 경우, 스텝모터의 회전은 후크 부근에 설치한 광센서가 시료권선저항기를 우선 인식하고, 인식이 될 때만 스텝모터를 일정 각도로 회전토록 하며, 지지봉에서 코일을 감은 후에는 용접 후 다른 광센서로 분리 여부를 인식하여 분리될 때만 연속 작업토록 하는 것을 특징으로 하는 권선저항기 제조용 피치 제어 및 코일과 권선저항기의 분리 감지 방법.
- 보유기관
- 순천대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 전자부품
*원리 본 발명은 인가(Update) 동작부터 캡쳐(Capture) 동작까지 1 시스템 클럭이 걸리도록 하여 코아들 사이의 연결선 상에서 지연 고장 점검 테스트가 가능하도록 하고, IEEE 1149.1에 완전히 호환되도록 하여 IEEE 1149.1과 P1500에서의 표준 명령어인 EXTEST와 명령어만 틀릴 뿐 TMS 신호는 같도록 하여 지연 고장 점검 테스트를 용이하게 하고, 시스템 온 칩(SoC) 상에 서로 다른 코아들 중 IEEE 1149.1로 이루어진 코아와 P1500 래퍼로 이루어진 코아가 함께 있을 시에 정적인 고장 점검 테스트 뿐 아니라 지연 고장 점검 테스트도 수행할 수 있는 테스트 제어기를 제공하는 것이다.*독창성 보드 수준에서 칩 테스트만이 가능하였던 것을 시스템 온 칩 수준에서 IEEE 1149.1구조 코아와 P1500 구조의 코아가 존재하는 즉 이종코아 상에서 테스트 할 수 있도록 한 것으로 IEEE 1149.1의 탭 제어기의 TMS 신호 변경이 전혀 필요없고, 테스트 클럭과 시스템 클럭의 동기화가 맞추어지지 않거나 4배수가 아니어도 지연고장을 점검할 수 있다.*적용분야 및 시장성 IEEE 1149.1이 칩의 표준으로 된 후 모든 칩에는 IEEE 1149.1이 달려있고 시스템 온 칩 또한 칩이기 때문에 표준이 적용된다. 그런 칩 상태에서 IEEE 1149.1을 이용하여 이종 코아가 있는 시스템 온 칩(SoC) 상에서 정적인 고장 점검 테스트와 at-speed 테스트를 가능하게 하여 테스트 비용을 절감하며 시스템 온 칩(SoC) 상에서 여러 가지 다양한 테스트를 쉽게 할 수 있는 효과가 있으므로 시스템 온 칩 테스트에 많은 도움을 줄 것이다. *특징 본 발명은 IEEE 1149.1 과 P1500 의 이종 코아가 있는 시스템 온 칩 상에서 각 코아들의 정적인 고장 점검 뿐만 아니라, 이종 코아들의 연결선상에서 지연고장 점검이 가능하도록 하며, 지연 고장 점검을 위해 데이터가 인가된 후 1시스템 클럭 후에 캡쳐할 수 있도록 하면서 테스트 방법을 용이 하게 할 수 있도록 하였고 데이터 셀의 변경은 필요없이 탭 제어기만 변경할 수 있도록 하여 최소한의 회로 변경을 요구한다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 고안은 디젤엔진 발전기의 부하시험을 위하여 부하 조절이 가능한 부하장치와 전력선 케이블과 측정장치를 포함한 디젤엔진 발전기의 이동식 부하시험장치에 관한 것으로서, 디젤엔진 발전기의 출력선로를 통하여 전력을 부하장치에 공급할 수 있는 전력선 케이블 인출-회수 장치(60)와, 3상 저항부하로 구성되어 절환 스위치를 이용하여 발전기 출력시험에 합당한 부하를 접속하도록 구성된 부하장치(70)와, R상, S상, T상의 전류를 각각 높은 수준의 정밀도로 감지하기 위한 R상(10), S상(11), T상(12)에 설치한 대전류, 중전류, 소전류 감지기(1, 2, 3)와, 적당한 정밀도를 유지하기 위하여 대전류, 중전류, 소전류 감지기를 선택하는 정밀도 선택 스위치(20)와, 각 상전류 변환장치(31)와, 각 상전압 변환장치(32)와, 상기 상전류 변환입력과 상전압변환입력을 디지털로 변환하는 아날로그-디지털 변환장치(40)와, 이 변환결과를 입력받아 표시하고 저장하고 프린터로 출력하기 위한 컴퓨터(50)와, 이 부하시험 장치를 이동식으로 하기 위하여 상기 장치를 전부 차량에 탑제할 수 있도록 설치된 차량탑제부(90)로 구성된 것을 특징으로 하여, 디젤엔진 발전기의 실부하 측정을 통하여 비상전원으로 사용되는 디젤엔진 발전기의 사전점검의 실효성을 향상시키고 점검하는 발전기의 성능 이력을 컴퓨터에 저장된 자료를 통하여 효과적으로 관리할 수 있는 디젤엔진 발전기의 이동식 부하시험장치에 관한 것이다.디젤엔진 발전기의 출력 선로를 통하여 R상, S상, T상의 전력을 부하시험을 위하여 부하조절이 가능한 부하 측에 공급하는 부하시험 장치에 있어서, 상기 디젤엔진 발전기의 출력선에 부하장치에 전력을 쉽게 공급하고 제거할 수 있도록 하기 위하여 전력케이블을 전동기 축에 연결된 드럼에 감아서 전동기의 정회전, 역회전을 이용하여 전력케이블을 감거나 풀 수 있도록 하는 전력케이블 인출-회수장치(60)와, 상기 디젤엔진 발전기 출력에 합당한 발전기 시험용 규정부하를 전환스위치를 이용하여 발전기에 공급하는 3상 저항 부하장치(70)와, 상기 R상, S상, T상의 전류를 각각 높은 수준의 정밀도로 감지하기 위한, 대 전류, 중전류, 소전류 감지기(1, 2, 3)와, 상기 각 R상(10), S상(11), T상(12)에 설치한 전류 감지기군들과, 상기 전류 감지기군에서 적당한 정밀도를 유지하기 위하여 대전류, 중전류, 소전류 감지기를 선택하는 정밀도 선택 스위치(20)와, 상기 정밀도 선택 스위치(20)의 각 상전류 출력을 아날로그-디지털 변환기(40)의 레벨에 적합하도록 변환하는 전류레벨 변환장치(31)와, 상기 각 상전압 출력을 아날로그-디지털 변환기(40)의 레벨에 적합하도록 변환하는 전압레벨 변환장치(32)와, 상기 전류레벨 변환장치(31)와 전압레벨 변환장치(32)의 출력을 받아 상기 아날로그 출력을 디지털 출력으로 변환시켜 주는 아날로그-디지털 변환기(40)와, 상기 아날로그-디지털 변환기(40)의 출력 받아 전력, 주파수, 위상 등을 연산하고 그 결과를 표시, 저장, 출력하는 컴퓨터(50)와, 상기 디젤엔진 발전기를 이동식으로 부하시험이 가능하도록 하기 위하여 전력케이블 인출-회수장치(60)와 부하장치(70)와 상기 측정장치를 차량에 탑제할 수 있도록 구성된 차량 탑제부(90)로 구성된 것을 특징으로 하는 디젤엔진 발전기 부하시험 디지털 측정장치.
- 보유기관
- 순천대학교
- 등록일
- 2006-06-12
상세보기
일반기술
전기·전자 > 기타 전력전자 기술
본 발명은 전류를 재사용하는 피드포워드 주파수 보상법을 이용한 차동 증폭기에 관한 것으로, 본 발명에 따른 전류를 재사용하는 피드포워드 주파수 보상법을 이용한 차동 증폭기는 입력 신호를 증폭하여 출력하는 제1 증폭단, 상기 제1 증폭단의 출력 신호를 증폭하여 출력하는 제2 증폭단, 상기 제1 증폭단 및 상기 제2 증폭단 중 적어도 어느 하나에 전기적으로 연결되어, 상기 제1 증폭단 혹은 상기 제2 증폭단의 적어도 하나의 폴(pole)을 취소하기 위한 피드포워드단을 포함하되, 상기 피드포워드 단에 흐르는 전류는 상기 첫번째 단 및 상기 두번째 단 중 어느 하나의 단에서 미리 사용된 전류인 것을 특징으로 할 수 있다. 본 발명에 따른 전류를 재사용하는 피드포워드 주파수 보상법을 이용한 차동 증폭기는 전력소모를 최소화하면서 광대역 특성을 가질 수 있으므로, 저전력의 소모와 고성능을 요구하는 전자 분야에서 이용될 수 있는 효과가 있다.전류를 재사용하는 피드포워드 주파수 보상법을 이용한 차동 증폭기는 입력 신호를 증폭하여 출력하는 제1 증폭단, 상기 제1 증폭단의 출력 신호를 증폭하여 출력하는 제2 증폭단, 상기 제1 증폭단 및 상기 제2 증폭단 중 적어도 어느 하나에 전기적으로 연결되어, 상기 제1 증폭단 혹은 상기 제2 증폭단의 적어도 하나의 폴(pole)을 취소하기 위한 피드포워드단을 포함하되, 상기 피드포워드 단에 흐르는 전류는 상기 첫번째 단 및 상기 두번째 단 중 어느 하나의 단에서 미리 사용된 전류인 것을 특징으로 할 수 있다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 기타 전기/전자
누구나 한번쯤은 만화경을 가지고 놀아본 경험이 있을 것이다. 그리고 처음 만화경을 접했을 때는 조그만 공간 안에 무한히 보이는 공간에 신기함을 느꼈을 것이다. 그러나 그 신기함은 위를 통해 보고 있는 한 사람에게 국한되어있었다.본 고안은 반사유리(코팅유리)와 바닥에 설치된 고휘도 LED등의 발광체를 이용하여 위에서뿐만 아니라 옆에서도 볼 수 있도록 고안하였다. 발광체(고휘도 LED 또는 고휘도 칩 LED등)가 밝게 빛남으로 인해 밤하늘의 별을 보는 듯한 느낌과 함께 반짝이는 물건을 넣을 경우 화려한 조명의 역할을 가진 선물상자도 겸할 수 있다.첫째 화려함이다. 반사유리(코팅유리)를 이용해 만화경을 구성하고 그 내부에 고휘도 LED가 설치된다. 고휘도 LED의 화려함은 눈으로 마주보기 힘들정도로 밝다. 이 밝음이 반사유리를 통해 수없이 많아 보이도록 하고 있다. 이러한 점은 실용신안특허에 포함된 실사사진을 보면 확연히 느낄 수 있다.둘째 간결함이다.유리를 이용한 상자는 이미 수없이 나와 있으며, 고휘도 LED가 부착되고 전원부를 포함한 회로기판 또한 아주기초적인 기술로 제작 가능하다.셋째 응용분야가 넓다.이 고안은 고안자체로서의 가치도 가지지만 그 안에 무엇을 담느냐에 따라 효과와 가치가 다양하게 변화한다.
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 P 채널 및 N 채널 MOSFET를 모두 사용하는 폴디드 캐스코드 형태의 듀얼 게이트 차동 입력단을 포함하는 고속 인터페이스 회로에 관한 것이다. 본 발명의 고속 인터페이스 회로에 따르면, 공통 접지 전압부터 공급 전압에 이르는 광역의 공통모드 입력 전압 범위를 갖는 고속 저전압 차동 신호를 효율적으로 CMOS(Complementary Metal Oxide Semiconductor) 디지털 신호로 복원할 수 있게 되며, 또한 공통모드 임피던스 부정합에 의한 잡음이나 공통 접지에서 발생하는 잡음 또는 임피던스 등에 의해 공통 모드 전압이 규격을 벗어나게 되는 경우에도 이에 영향을 받지 않고 안정적으로 CMOS 디지털 신호로 복원할 수 있게 된다. 그리고, 본 발명은 고속 인터페이스 회로의 수신단을클럭 신호에 동기되지 않는 비동기식 회로로 구현하고, 송신단에서수신단까지의 클럭 신호와 데이터 신호에 대하여 수신단 회로를 공통으로 적용하여 클럭과 데이터 신호가 동일한 수신단 회로에 의해 복원되도록 함으로써, 해당되는 클럭 및 데이터 신호의 전달 채널의 길이(신호 전달 경로의 길이) 차이로 인해 각 복원 신호의 전달 지연 시간이 다르더라도 타이밍 슬루율을 최소화할 수 있게 된다. 또한, 본 발명의 고속 인터페이스 회로를 평판 디스플레이 장치의 타이밍 제어기와 소스 드라이버(데이터 드라이버) 사이에 구현함으로써, 타이밍 제어기에서 송신한 고속 저전압 차동 신호를 수신단인 소스 드라이버측에서 정확하게 디지털 전압 신호로 복원할 수 있게된다.다수의 P 채널 및 N 채널 MOSFET를 사용하는 폴디드 캐스코드 형태의 증폭단을 통해 고속 저전압의 차동 신호를 입력받아 1차 증폭해 주는 듀얼 게이트 차동 입력단과; 다수의 P 채널 MOSFET와 래치 구조로 이루어진 다수의 N 채널 MOSFET로 정궤환 루프를 형성하여 상기 듀얼 게이트 차동 입력단에 의해 증폭된 차동 신호를 2차 증폭해 주는 정궤환 루프단과; P 채널 MOSFET로 전류미러를 형성하여 상기 정궤환 루프단에 의해 2차 증폭된 차동 신호를 단일 신호로 복원하여 출력해 주는 출력 버퍼단을 포함하는 고속 인터페이스 회로를 제공하는데 있다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 영상·음향기기
본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용하여 구현할 수 있도록 한 TFT-LCD 패널의 소스 구동용 아날로그 출력 버퍼 회로에 관한 것이다.본 발명은 TFT-LCD 패널의 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용한 2단의 소스 플로워와 하나의 캐패시터로 구현함으로써, 2단의 구성으로 이득이 증가하여 충전 속도가 향상됨에 따라 짧은 시간 내에 화소를 구동할 수 있게 되며, 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하였다가 다시 구동해 주기 때문에 공정 변화에 영향을 받지 않으면서 정확한 정밀도의 구동 능력을 갖게 된다. 또한, 아날로그 출력 버퍼를 단순한 구조로 구성하기 때문에 면적과 소비 전력을 줄일 수 있게 되며, 고계조, 고해상도를 필요로 하면서도 편차가 큰 공정 변화와 킨크 효과 등의 영향으로 아날로그 회로를 구현하기 힘든 저온 poly-Si TFT-LCD 패널에 아날로그 출력 버퍼를 적용할 수 있게 되고, 또한 SOG(System-On-Glass) 기술의 발전을 도모할 수 있게 된다.TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서, 저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 P형 소스 플로워 및 N형 소스 플로워와; 상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와; 버퍼 출력단에 있는 부하를 초기에 방전하기 위해 일정시간 동안 온 되는 방전 스위치와; 초기 방전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 충전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로를 제공하는데 있다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
* 발명의 요약종래의 다중준위 플래시 메모리 소자는 쓰기동작에서 작은 문턱전압 분포를 가지기 위하여 단일 준위 플래시 메모리 소자의 쓰기동작보다 작은 계단전압을 사용한다. 그리하여 종래의 다중 준위 플래시 메모리 셀에서는 문턱전압 분포를 작게 하면서 동시에 쓰기 시간을 빠르게 할 수 없다. 본 발명은 상기와 같은 문제점을 해결하기 위하여 플로팅 게이트를 충전용량이 다른 여러 부분으로 나누고 플로팅 게이트의 최대 충전용량을 각 준위의 문턱전압만큼 변화시킬 수 있는 양으로 제한하게 설계하였다. 쓰기전압이 플로팅 게이트의 각 부분에 다르게 적용되게 하고 높은 계단 전압에서 쓰기 동작이 가능하게 하여, 빠른 쓰기 시간과 문턱 전압 분포가 작은 다중준위 플래시 메모리 소자 제작을 할 수 있는 설계방법을 제시.* 기술의 진보성플래시 메모리에 있는 플로팅게이트 층의 최대충전용량을 조절하고 플로팅 게이트를 충전용량이 다른 여러 부분으로 나누어 제작하기 때문에 쓰기전압이 각각 다르게 적용되게 하여 쓰기 속도가 빠르고 문턱전압분포가 작은 다중준위 플래시 메모리 소자 제작을 할 수 있는 설계방법을 제시한다.* 기술의 특징 - 본 기술은 다중 준위 플래시 셀에서 중요한 문턱 전압분포를 작게 하는 동시에 높은 계단전압을 사용하여 쓰기 속도를 올릴 수 있는 새로운 플래시 메모리 소자 설계 방법을 제시한다. * 적용응용분야 및 시장성 - 차세대 다중 준위 플래시 메모리 셀의 설계에 적용가능하다. - 충전용량 제한 방법은 단일 준위 플래시 메모리 셀의 설계에도 응용가능하다. - 국내외 시장성은 수천만 불이 예상된다.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-24
상세보기