일반기술
재료 > 전기·전자기 기능재료
본 발명은 마이크로파 유전체 자기조성물 및 그 제조방법에 관한 것으로, 종래의 자기조성물은 유전율이 100미만이고 공진주파수(f)와 품질계수(Q)의 곱이 4000 이하이며 공진주파수의 온도의존계수가 ±3mmp/℃ 이상의 값을 가지며, 첨가물을산화물 형태로 첨가하기 때문에, 미량 첨가시 정확한 공정제어에 많은 문제점이 있었다.이에 본 발명은 마이크로파 유전체 자기조성물은 (Pb1-xCax)(Zr1-ySny)O3를 주성분으로 하며, 이때 상기의 x,y는 몰(mol)비로서 0.15＜x＜0.40, 0.15＜y＜0.50가 되도록 하며 원소는 물에 잘 용해하는 질산망간(Mn(NO)3)2·4H2O) 형태로 첨가하며상기의 산화납(PbO), 산화칼슘(CaO), 산화지르코늄(ZrO2), 산화주석(SnO2)으로 구성된 주조성물의 무게를 100으로 하여 수화물 질산망간(Mn(NO3)2·4H2O)을 산화물의 무게비로 환산해서 산화망간(MnO)을 3중량% 미만으로 첨가하여 혼합한 후,1000℃ 내지 1200℃에서 하소 하고, 다시 분쇄하여 성형한 다음 1200℃ 내지 1550℃의 온도의 산소분위기에서 소성하여제조됨을 특징으로 하고 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 낮은 자심 손실과 고주파에서 우수한 자기적 특성을 나타내는 극박형 Fe-AlrP 연자성 합금 및 그의 제조 방법에 관한 것이다. 더욱 구체적으로 말하자면, 본 발명은 각종 전기 전자 장치의 부품으로서 사용되는 연자성 재료로서, 고주파 대역에서 우수한 투자율과 낮은 자심 손실을 갖는 극박형Fe-Al계 초미세 결정립 연자성 합금에 관한 것이다. 최근 전기전자 장치 및 정보 통신기의 고성능화 및 소형화, 경량화가 적극적으로 추진되면서 이들 각종 기기에 사용되는 전원장치의 소형화 및 고효율화가 요구되고 있다. 전원 장치에 사용되는 각종 부품 중 저항기, 콘덴서, 반도체 소자 등은 현재 칩형 부품으로 개발되어 소형화가 많이 진전된 반면에 자기 소자로 사용되고 있는 인덕터 및 소형 변압기 등은 아직도용적이 큰 벌크 형태로 사용되고 있어 소형화 및 경량화의 큰 걸림돌로 작용하고 있다. 전원 장치에 사용되는 자성부품의경우 구동 주파수를 증가시킴으로써 소형화가 가능한데, 즉 주파수를 증가시키면 코아 단면적과 권선수를 적게 하여 부품의 소형화를 달성할 수 있다. 그러나, 일반적으로 연자성 재료는 고주파 동작 조건하에서는 손실이 크게 증가하여 부품이발열하게 되어 전기 전자 장치의 수명을 단축시키거나, 많은 에너지를 사용하므로 에너지 절약 차원에서도 불리하다. 그러므로, 고주파 동작 조건하에서도 저에너지를 소비하며, 고효율, 저손실의 특성을 갖는 우수한 연자성 재료의 개발이 연자성 부품의 소형,경량화의 관건이라고 할 수 있다. 현재 개발된 비정질 합금은 코발트계 및 철계 비정질 합금으로 대별되는데 이들은각종 전원 장치의 코아 재료로서 사용되고 있으며, 구동 주파수 대역은 수십에서 수백 kHz인 것으로 알려져 있다. 최근에는 각종 전자 기기의 경박 단소화에 따라 전자기기용 전원에 대한 소형화 및 이를 위한 고주파화가 더욱 강하게 요구되고 있으므로, Co계 비정질 합금 박대를 이용한 고주파용 자심의 경우 동작 주파수를 MHz 대역으로 증가시키기 위한연구가 행해져 왔다.이들 연구의 결과로서 통상의 급냉 박대의 두께보다 훨씬 얇은 극박형 Co계 비정질 합금 박대의 제조가 이루어졌는데, 종래 두께의 박대에 비하여 자심 손실 및 고주파 특성이 매우 개선되었다고 보고된 바 있다. 이러한 단점을 개선시키고자 최근에 급냉 응고 방식에 의해 제조된 Fe계 비정질 합금을 결정화 온도 이상에서 열처리하여 Fe의 다량 함유에 따른 높은 포화 자속 밀도를 가짐과 동시에 연자기 변형 특성이 나타나고, 또 우수한 고주파 특성이 얻어지는 현상이 발견되었다. 그러므로, 본 발명자들은 기존의 Fe-Si-B-Cu-Nb계 및 Fe-Zr-B-Cu계에 대응할만한 고포화 자속 밀도 및 고투자율 특성을갖는 새로운 합금에 대해 연구한 결과 Fe-B-M-N-R(여기서, M은 Hf, Zr, Nb 중에서 선택된 한 원소이고, N은 Cu 원소이며,R은 여러 첨가 원소이다)의 합금계에 일정량의 Al을 첨가하면 연자성 특성이 향상되고 결정 자기 이방성이 저하되며 전기저항이 증가하여 고주파 연자기 특성이 향상되는데 주목하여 Al 첨가 Fe계 합금의 극박화를 시도하였다. 그 결과 제조된극박형 Fe-Al계 초미세 결정 연자성 합금이 종래의 극박형 비정질 합금보다는 포화 자속 밀도가 훨씬 높으며, 또한 종래의 초미세 결정 합금에 비해 고주파 특성, 특히 MHz 대역에서 매우 향상된 연자기 특성을 보인다는 사실을 발견하여 본발명을 완성하였다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 산이나 열에 의한 분해가 용이하여 N-히드록실기의 보호 및 탈보호반응에 유리한 터셔리-부틸(tert-butyl)기를N-히드록시말레이미드(N-hydroxymaleimide : 이하 HOMI로 표기함)에 도입한 구조식(I)의 새로운 단량체인 N-터셔리-부톡시말레이미드(N-tert-butoxymaleimide : 이하 t-BuOMI로 표기함.) 및 그의 제조방법에 관한 것이다.일반적으로 말레이미드와 그 유도체는 살균제, 살충제등의 유기화합물로 유용하게 쓰이고 염료, 가소제의 합성시 중간체로 이용된다. 말레이미드 화합물은 라디칼 중합반응시 매우 반응성이 좋은 단량체로 쓰이며, 그 중합체는 내열성이 우수하므로 여러 분야에서 이용된다. 말레이미드 구조의 독특한 내열성과 히드록실기의 큰 극성때문에 탈보호전후에 있어서용해도의 현저한 차이가 있어 미세형상용 레지스트재료로 적용성이 매우 크다. 본 연구진은 터셔리-부톡시카르보닐(t-BOC) 보호기로 N-치환된 N-터셔리 부톡시카르보닐 말레이미드(t-BOCMI)를 신규 합성하여, 그 레지스트 특성을 조사하였으며, 계속적인 연구결과 반도체의 초미세 가공기술에서 고감도와 내열성의 미세화상 형성이 가능한 N-히드록시말레이미드구조에 기초를 둔 새로운 레지스트 고분자를 발명하였다. D.A.Laufer등은(JACS., 1968, 90, 2696) 에틸렌/HOMI 공중합체가 펩티드 합성에 중요한 시약으로 이용됨을 보고한 바 있으며, 이같은 고분자는 펩티드의 단계적인 합성에서 시약이나 지지물질로 이용되기도 한다. 종래 공지된 문헌(Bulletinof the Chemical Society of Japan., 1971, 44, 1084)에 의하면 본 발명과 유사한 여러가지 N-히드록시말레이미드유도체(O-벤질, O-아세틸, O-벤젠술폰일, O-메틸말레이미드)의 제조에 관하여 개시되었지만, 이들 기존의 HOMI 유도체는 안정한화합물로 보호/탈보호반응이 가능한 화합물이 아니다. 따라서 본 발명자들은 공지의 제조기술을 기본원리로 하여 딜스-알더반응시킨 후 t-부틸기를 도입하고 다시 레트로딜스-알더반응을 통해 퓨란을 열분해 제거하여 보호기를 갖는 원하는 t-BuOMI 단량체를 제조하였다. 본 발명의 t-BuOMI 단량체는 신규한 화합물로서 공중합체의 제조에 유리하고 t-부틸기는 열이나 산반응에 의하여 용이하게 탈보호되어 HOMI구조로 변하므로 극성이 크게 변하여 미세화상 형성용 레지스트재료로 응용성이 크다. 본 발명에 의하면, 구조식(Ⅲ) 화합물의 N-히드록실기에 산 촉매 조건하에서 이소부틸렌을 반응시켜 t-부틸기가 도입된구조식(IV) 화합물을 생성하는데 이 생성물은 분리하기가 쉽고, 최종단계에서 t-BuOMI가 승화성이 있기 때문에 열분해반응으로 고순도로 용이하게 제조된다. 전체적인 합성방법에 있어서 이소부틸렌 기체를 효과적으로 이용하므로 조작이 간편하고 경제적으로 대량생산이 가능한 장점이 있다. 또한 높은 수율로 t-BuOMI 단량체의 합성이 가능할 뿐만 아니라 본 발명에 의하여 제조된 t-BuOMI 단량체는 히드록시말레이미드에 t-부틸기가 도입되어 있어 감도와 내열성이 우수한 레지스트재료의 제조에 적합하다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 로봇 가공시 가장 기본적이고 빈번하게 등장하는 형상인 평면, 원통형, 구형 가공물을, 그 가공물의 형상특징을 파악할 수 있는 최소한의 점만을 교시하고 그 값들을 이용하여 가공물의 형상을 모델링하고, 이를 이용하여 가공에 가장 적합한 로봇 이동 경로점들을 생성하는 방법과, 개발된 알고리즘을 원-칩 프로세서 보드에 내장하고 작업자가 손쉽게이 알고리즘을 이용할 수 있도록, 로봇 경로 생성 기능을 아이콘화하여 작업 대상의 형태만 결정하여 그 형태에 해당하는아이콘을 선택하고 그 가공물의 가공에 필요한 경로를 생성하기 위한 최소한의 점들을 교시하기만 하면 로봇의 경로가 자동으로 생성되어 로봇에 RS232C Serial 통신을 이용하여 전달되는 기능을 갖춘 로봇 교시반을 포함하여 구성되어 부가적인 장치나 설비없이, 오차를 유발시키고 많은 시간을 요하는 가공을 위한 로봇 경로 생성을 더욱 손쉽고 빨리 처리할 수있게 함으로써 로봇을 이용한 가공 자동화 공정의 효율을 한층 높일 수 있게 되는 것이다.본 발명에서 개발한 최소교시에 의한 로봇 가공 경로 자동 생성 모듈은 로봇을 이용한 가공 자동화 공정중 가장 중요하고가장 번거로운 작업인 로봇 경로 교시 공정을 단순화시킨 대단히 효과적이고 기본적인 장치이다. 이로 인하여 기존의 수작업으로 수행되어 시간 소모가 크고 오차 유발의 가능성이 있는 로봇 경로 교시공정을 자동화할 수 있다. 또 기존의 방법중 CAD 데이터를 사용하거나 기타의 센서를 이용하는 경우와는 달리 부가적인 장치의 설치없이 자동 경로 생성이 가능하므로 가격 또한 저렴하다 할 수 있다. 그리고 로봇 교시반에 기본적인 가공 형상의 아이콘을 추가하여 작업자가 손쉽게이용할 수 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 건식공정에 의한 주기율표 Ⅲ-Ⅴ족 화합물 반도체의 에칭방법으로서, 반도체의 열해리증발 온도 이상의 반도체기판온도에서, 에칭제로서 트리알킬인듐 가스와 과산화수소 가스를 다같이 사용하는 반도체의 에칭방법에 관한 것이다.본 발명에 따라 에칭제로서 트리알킬인듐 가스와 과산화수소 가스의 이용은 이들을 사용하는 금속 유기물 분자선에피탁시장치나 화학빔에피탁시 장치와 함께 인라인 또는 인시투로 반도체의 선택적 에칭공정에서 유력한 에칭제로 활용될 수 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 박막 전계발광 표시(thin film electroluminescent display)소자의 구성하는 유전박막에 관한 것으로, 특히 Ba1-XSrXTiO3(0<x<1)의 조성을 인듐 틴 산화물(indium tin oxide)이 도포된 유리기판 위에 증착시켜 유전특성 및 전기적 특성을 향상시킨 저전압형 박막 전계발광 표시소자용 유전박막 및 그 제조방법에 관한 것이다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 박막 전계발광 표시(thin film electroluminescent display)소자를 구성하는 절연층용 복합유전층 구조에 관한것으로, 특히 기판의 표면에 형성된 투명전극과 절연층으로 작용하는 Ba1-XSrXTiO3 유전박막의 사이에 Si3N4등으로 이루어진버퍼층을 형성하여 절연층과 투명전극간의 반응이나 상호확산을 억제함으로써 전기적 특성의 열화를 방지토록 한 박막 전계발광 표시소자의 복합유전층 구조에 관한 것이다.본 발명은 Ba1-XSrXTiO3 박막이 가지고 있는 유용한 특성을 보다 효율적으로 TFELD소자에 적용하기 위하여 Ba1-XSrXTiO3 박막과 투명전극(ITO층) 사이에 10~100nm 두께의 버퍼층을 형성함에 기술적 특징이 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
발명은 저압화학증착법, 플라즈마화학증착법 또는 스퍼터링으로 금속, 반도체, 유전체의 비정질(amorphous) 또는 미세구조(micro crystalline) 박막을 저온에서 증착한 후 동일 증착장치내에서 바로 열처리를 수행하여 박막을 제조하는 방법에 관한 것으로, 특히 금속, 반도체 또는 유전체 박막의 증착과 열처리를 반복하면서 다층구조(multilayer)의 박막을 제조하거나, 비정질 혹은 미세구조의 박막을 다결정(polycrystalline)이나 단결정(single crystalline) 박막으로 변환시켜결정성(crystallinity)을 향상시킨 램프가열 및 회전식 기판을 이용한 박막제조방법 및 이에 적합한 장치에 관한 것이다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 실리콘 반도체 기억소자 및 갈륨비소화합물 반도체 소자의 고유전체 커패시터 제조방법에 관한 것이다.본 발명은 기판전극으로 텅스텐질화막/텅스텐막을 사용하거나 텅스텐막/백금, 텅스텐질화막/백금, 텅스텐질화막/텅스텐막/백금을 사용하고 그 위에 스퍼터링 또는 화학증착법으로 600~700℃에서 1~2시간 동안 BaTiO3, PbTiO3 및 Zr, Ln, Mg, Nb등이 첨가된 BaTiO3, PbTiO3을 증착하여 고유전체박막을 형성하는 과정으로 이루어진다.본 발명은 종래의 고유전체 캐피시터의 구조에서 기판전극의 재료와 구성을 변화시킴으로서 고유전체 커패시터 물리·전기적 특성을 향상시킨 효과가 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-11-22
상세보기
일반기술
재료 > 전기·전자기 기능재료
FE-HF 2원계 합금을 기본으로하여 C, N 및 O를 상호 조합하여 합금화시키므로써 MHZ 대역의 고주파 영역에서 고포화 자속밀도와 고투자율을 지니면서 내열성이 우수한 박막 합금을 제공한다. <구성>고주파 2극 마그네트론 스퍼터링 장치에서, 순철, FE-HF-C 합금 등의 타겟 위에 HF, HF의 질화물, HF의 산화물, HF의 탄화물 및 C의 소편을 배치하거나, FE-HF-C-N 또는 FE-HF-C-N-O 합금 등의 타겟을 불활성 스퍼터링 가스 중이나 AR 및 N2 분위기 중에서 300W의 전력과 1 MTORR의 혼합가스 압력하에서 열처리하여 철계 초미세 결성 연자성 박막합금을 제조한다.1. 다음의 조성식, Fe...Hf..C..N..O..이 때, x,y,z,v,w는 각각 원자%로서, 71≤x≤86 5.5≤y≤10.5 1≤z≤13 1≤v≤13 0≤w≤3 7.5≤z+v+w≤18.5 (단, x+y+z+v+w=100)으로 이루어진 것을 특징으로 하는 자기헤드용 철계 연자성 박막합금.2. 순철, Fe-Hf 합금, Fe-Hf-C 합금 등의 타게트 위에 Hf, Hf의 질화물, Hf의 산화물, Hf의 탄화물 및 C의 소편을 배치하거나, Fe-Hf-C-N 또는 Fe-Hf-C-N-O 합금 등의 타게트를 불활성 스퍼터링 가스 중이나, 스퍼터링 가스 중에 C이나 N 또는 O을 함유하는 분위기 하에서 스퍼터링하여 박막을 형성한 후 진공중이나 Ar 및 N₂분위기 중에서 열처리하여 철계 초미세 결정 연자성 박막합금을 제조하는 것을 특징으로 하는 자기헤드용 철계 연자성 박막합금의 제조 방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 전계 방출용 마이크로-팁 제조방법에 관한 것으로, 실리콘 모울드를 형성하는 공정과; 상기 실리콘 모울드 상에 기능성막을 형성한 뒤, 상기 기능성막 상에 반도체(또는 금속)팁을 형성하는 공정과; 상기 반도체(또는 금속)팁 상에 전도성 박막을 형성하는 공정과; 상기 전도성 박막에 기판을 접합하는 공정 및; 상기 실리콘 모울드를 제거하는 공정을 포함하여 마이크로-팁 제조를 완료함으로써, 1) 기능성 막을 팁의 모양과 일치하도록 형성할 수 있게 되어 반도체 팁이 가지는 구조적인 장점들과 함께 기능성 막 재료의 장점들도 동시에 공유할 수 있을 뿐 아니라 2) 모울드의 모양을 매우 뾰족한 모양으로부터 둥그스름한 모양에 이르기까지 조절할 수 있어 기능성 막의 도포 방법에 따라 모울드의 모양을 유연성 있게 선택 사용할 수 있는 잇점을 갖는 고신뢰성의 전계 방출용 마이크로-팁을 구현할 수 있게 된다.1. 실리콘 모울드를 형성하는 모울드 형성 공정과;상기 실리콘 모울드 상에 기능성막을 형성한 후, 상기 기능성막 상에 팁을 형성하는 기능성박막이 코팅된 팁형 성공정과; 상기 팁의 일면에 전도성 박막을 형성하는 전도성 박막 형성공정과;상기 전도성 박막에 기판을 접합하는 지지수단 형성공정과; 상기 실리콘 모울드를 제거하는 기능성막 노출공정을 포함하느 ㄴ전계 방출용 마이크로-팁 제조방법에 있어서, 상기 실리콘 모울드를 형성한 후, 그 실리콘 모울드에 산화막을 형성하여 이후에 형성되는 기능성막이 코팅된 팁의 형상을 조절하는 팁형상 조절공정을 더 포함하여 된 것을 특징으로 하는 전계 방출용 마이크로-팁 제조방법.2. 제 1항에 있어서, 상기 모울드형성공정은 결정방향이 100인 반도체 기판상에 결정방향이 110인 기판의 일면에 대하여, 수직 혹은 평행인 방향으로 식각마스크를 형성하는 공정과; 상기 식각마스크를 패터닝하여 기판의 일부를 노출시킨 후, 그 노출되 ㄴ기판을 결정 의존성 식각하여 단면이 V형인 홈을 형성하는 공정과; 상기 식각마스크를 제거하는 공정으로 이루어진 것을 특징으로 하느 ㄴ전계 방출용 마이크로-팁 제조방법.3.제 1항에 있어서, 상기 팁은 반도체 또는 금속 물질을 선택하여, 박막 증착법 또는 프린팅 법 또는 전기 도금법을 사용하여 형성하는 것을 특징으로 하는 전계 방출용 마이크로-팁 제조방법.4. 제 1항에 있어서, 지지수단 형성공정에서 접합하는 기판은 반도체나 유리 혹은 금속기판중 어느 하나를 선택적으로 사용하는 것을 특징으로 하는 전계 방출용 마이크로-팁 제조방법.5.제 1항에 있어서, 상기 팁형상 조절공정은 상기 실리콘 모울드의 상부에 열산화막을 성장시키는 단계와;상기 열산화막을 식각하여 이후에 형성하는 기능성막이 코팅된 팁의 끝부분을 둥글게 형성되도록 하는 열산화막 식각단계로 이루어진 것을 특징으로 하는 전계 방출용 마이크로-팁 제조방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명에 의한 전계방출표시소자(field emission display:FED) 및 그 제조방법은,기판 상에 소정 패턴의 식각마스크를 형성하는 공정과; 식각마스크를 이용하여 기판을 식각하여, 기판의 중앙 부분에는 끝이 뾰족한 V형 모양의 홈이 형성되고, 그 좌/우측 부분에는 밑면이 평평한 V형 모양의 홈이 형성된 구조의 실리콘 모울드를 형성한 후, 식각마스크를 제거하는 공정과; 상기 실리콘 모울드 상에 기능성 박막을 증착하여 모울드 내를 채우는 공정 및; 상기 실리콘 모울드를 제거하여, 기능성박막 재질의 기판 상에 스페이서와 마이크로-팁 어레이를 동시에 형성하는 공정으로 이루어져. 1) 스페이서 제조를 위한 별도의 공정이 불필요하고, 2) 실리콘 모울드의 깊이나 폭 등의 조절에 의해 스페이서의 높이나 폭 등을 임의로 조절할 수 있고, 3) 스페이서-팁간의 거리를 최소화할 수 있어 소자의 패키징 밀도(packaging density)를 높일 수 있으며, 4) 형광층이 형상된 유리기판과의 접합을 통하여 용이하게 표시소자를 제작할 수 있게 된다.1. 임의의 깊이를 갖는 홈이 형성된 반도체기판과; 상기 홈 밑면의 반도체기판에 형성된 n형 우물과; 상기 n형 우물 상에 형성된 에미터와; 홈이 형성되지 않은 상기 반도체기판 상에 형성된 절연막과; 상기 절연막위에 접합된 투명전극과; 상기 에미터 상측부에 배열되도록 투명전극 내측에 형성된 발광층 및; 상기 투명전극 상에 형성된 유리기판으로 이루어짐을 특징으로 하는 전계방출표시소자.2. 제 1항에 있어서, 상기 반도체기판은(110)기준면에 대해 수직방향으로 스트라이프 모양의 홈이 현속교번되도록 형성된 특징으로 하는 전계방출표시소자.3. 제 1항에 있어서, 상기 반도체기판은 서로 소정간격 이격되고 사각형상을 가지는 공동 모양의 홈이 연속적으로 형성된 것을 특징으로 하는 전계방출표시소자.4. 제 1항에 있어서, 상기 에미터는 서로 소정간격 이격되도록 배열된 금속 팁 어래이나 실리콘 팁 어래이 중 선택된 어느 하나로 형성된 것을 특징으로 하는 전계방출표시소자.5. 제 1항에 있어서, 상기 에미터는 박막 또는 후막 형상을 가지도록 형성된 것을 특징으로 하는 전계방출표시소자.6. 제 1항 또는 제 3항에 있어서, 상기 유리기판 내측에 형성된 투명전극은 반도체기판 내에 형성된 공동 모양의 홈 폭보다 넓은 폭을 가지도록 형성된 것을 특징으로 하는 전계방출표시소자.7. 반도체기판 상에 절연막을 증착하고 선택 식각하는 공정과; 상기 절연막 패턴을 마스크로 기판을 소정 깊이 삭각하여 상기 기판 일부가 드러나도록 홈을 형성하는 공정과;상기 홈 밑면에 n형 우물을 형성하는 공정 및; 투명전극과 발광층이 형성된 유리기판을 상기 반도체기판과 접합시키는 공정을 구비하여 이루어짐을 특징으로 하는 전계방출표시소자 제조방법.8.제 7항에 있어서, 상기 절연막은 반도체 기판의 (11)기준면에 대해 수직방향으로 스트라이프 형상을 가지도록 식각하는 것을 특징으로 하는 전계방출표시소자 제조방법9. 제 7항에 있어서, 상기 절연막은 상기 반도체기판 표면이 서로 분리된 사각형상으로 드러나도록 식각하는 것을 특징으로 하는 전계방출표시소자 제조방법.10. 제 7항 또는 제 9항에 있어서, 상기 투명전극은 반도체기판 내에 형성된 공동 모양의 홈 폭보다 넓은 폭을 가지도록 형성하는 것을 특징으로 하는 전계방출표시소자 제조방법.11.제 7항에 있어서, 상기 반도체 기판은 절연막 패턴을 마스크로 결정 의존성 식각처리하는 것을 특징으로 하는 전계방출표시소자 제조방법.12. 제 11항에 있어서, 상기 반도체기판은 EPW용액, KOH수용액 및, 하이드라진 수용액 중 선택된 어느 하나로 식각하는 것을 특징으로 하는 전계방출표시소자 제조방법.13. 제 7항에 있어서, 상기 n형 우물상기 홈 밑면에 5가 불순물인 인이나 비소등을 이온주입 또는 확산하여 형성하는 것을 특징으로 하는 전계방출표시소자 제조방법.14. 제 7항에 있어서 상기 에미터는 습식식각을 이용하여 실리콘 팁 어래이나 금속팁 어래이 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 전계방출표시소자 제조방법.15. 제 7항에 있어서, 상기 에미터는 박막 혹은 후막 형상을 가지도록 형성하는 것을 특징으로 하는 전계방출표시소자 제조방법.16. 제 7항에 있어서, 상기 반도체기판과 유리기판의 접합 공정은 정전 열접합, 저온 융점 유리물질을 이용한 접합, 저온기판 접합 및, 폴리머 접합중 선택된 어느 한 방법으로 실시하는 것을 특징으로 하는 전계방출표시소자 제조방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 전계방출소자(field emitter display) 제조방법에 관한 것으로, 제1반도체판을 결정 의존성 식각하여 몰드를 형성하고, 이를 이용하여 팁 어래이를 형성한 뒤 제2 반도체기판을 상기 팁 어래이에 접합하여 소자 제조를 완료하므로서, 1) 몰드(mold)용 기판과 팁 어래이의 받침대로 쓰이는 기판이 동일 재질(예컨대, 단결성 실리콘)로 형성되어 VLSI 기술과의 호환성이 있으며, 2) 아울러 비교적 평탄한 반도체 표면 상에서 사진식각공정을 비롯한 후처리 공장(예컨대, 게이트 절연막 및 게이트 전극 패터닝 공정)이 진행되므로 단차(step coverage) 등에 의한 공정상의 어려움을 제거할 수 있어, 팁 높이에 제한없이 공정을 용이하게 실시할 수 있게 되고, 또한3)양질의 열산화막을 게이트 절연막으로 활용할 수 있는 고신뢰성의 전계방출소자를 구현할 수 있게 된다.1. 제1반도체기판을 결정의 존성 식각하여 나라로운 꼭지점을 가지는 적어도 하나의 몰드를 형성하는 단계; 상기 몰드표면을 포함하여 제1반도체기판 전체에 절연막을 성장시키는 단계; 제1반도체길판상의 절연막 상에 팁재료를 증착하는 단계; 몰드 내부에 있는 팁재료를 제외한 나머지 팁재료 부분을 제거하여 팁 어래이를 형성하는 단계; 절연막 및 팁 어래이로 이루어져 있는 표면에 제2반도체기판을 접합시키는 단계; 몰드로 사용된 제1반도체기판 부분을 제거하는 단계; 상기 절연막 상에 게이트 전극용 금속막을 증착하고, 상기 팁의 끝부분이 드러나도록, 상기 절연막 및 게이트 전극용 금속막을 식각 패터닝하는 단계;로 이루어지는 것을 특징으로 하는 전계방출소자 제조방법.2. 제1항에 있어서, 상기 팁 어래이 및 절연막에 제2반도체기판을 접합하는 공정은, 접합하고자 하는 면을 세척한 후 화학적 처리를 하여 표면을 친수화 하는 공정과; 상온에서 두 표면을 접촉시켜 수소결합에 의한 초기 접합을 실시하는 공정 및, 초기 접합된 두 기판을 소정 온도에서 열처리하는 공정을 더 포함하는 것을 특징으로 하는 전계방출소자 제조방법.3. 제1항에 있어서, 상기 팁 어래이는 다결정 실리콘이나 텅스텐, 또는 화학기상증착과 스퍼터링 및 증발에 의해 형성되는 금속 및 반도체 재료, 전기 혹은 무전해도금에 의한 금속재료들 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 전계방출소자 제조방법.4. 제1항에 있어서, 상기 제2반도체 기판을 팁 어래이 및 절연막에 접합하는 공정은 상기 팁 어래이의 재료가 금속일 경우에는 응용에 의한 접합, 실리사이드 형성에 따른 접합 및 진공 내에서의 금속접합 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 전계방출소자 제조방법.5. 제1항에 있어서, 상기 제2반도체 기판을 틱 어래이 및 절연막에 접합하는 공정은, 스퍼터링법으로 파이렉스막이나 산화막을 접합하고자 하는 면에 형성한 후, 정전 열접합하여 형성하는 것을 특징으로 하는 전계방출소자 제조방법.6. 제1반도체기판을 선택 식각하여 날카로운 꼭지점을 가지는 적어도 하나의 몰드를 형성하는 단계; 상기 몰드표면을 포함하여 제1반도체판 전체에 절연막을 성장시키는 단계; 제1반도체기판상의 절연막 상에 팁재료를 증착하는 단계; 몰드 내부에 있는 팁재료를 제외한 나머지 팁제료 부분을 제거하여 팁 어래이를 형성하는 단계; 절연막 및 팁 어래이로 이루어져 있는 표면에 제2반도체기판을 접합시키는 단계; 몰드로 사용된 제1반도체판 중 소정두께 부분을 식각 제거하는 단계; 일부분이 시각된 제1반도체기판표면상에 게이트 절연막 및 게이트 전극용 금속을 증착하는 단계; 상기 팁의 끝부분이 드러나도록 절연막 상에 게이트 전극용 금속막을 증착하고, 상기 절연막 및 게이트 전극용 금속막을 식각 패터닝하여 반도체 웨이퍼를 기판으로 하는 전계방출소자를 제공하는 단계; 로 이루어지는 것을 특징으로 하는 전계방출소자 제조방법.7. 제6항에 있어서, 상기 제1반도체기판은 화학적 식각을 이용하는 방법, 고농도 붕소 확산층이나 매몰 산화층을 제1반도체기판 내에 형성하여 이를 식각저지층으로 이용하는 방법 및, 전기화학적 자동 시각정지를 이용하는 방법 중 선택된 어느 한 방법으로 상기 소정 두께만큼 식각처리되는 것을 특징으로 하는 전계방출소자 제조방법.8. 제6항에 있어서, 상기 제1반도체 기판은 팁 어래이 상에 형성된 절연막이 드러나지 않도록 식각처리하는 것을 특징으로 하는 전계방출소자 제조방법.9. 제1반도체기판을 선택 식각하여 날카로운 꼭지점을 가지는 적어도 하나의 몰드를 형성하는 단계; 상기 몰드표면을 포함하여 제1반도체기판 전체에 절연막을 성장시키는 단계; 제1반도체 기판상의 절연막 상에 팁재료를 증착하는 단계; 몰드 내부에 있는 팁재료를 제외한 나머지 팁재료 부분을 제거하여 팁 어래이를 형성하는 단계; 절연막 및 팁 어래이로 이루어져 있는 표면에 제2반도체기판을 접합시키는 단계; 몰드로 사용된 제1반도체기판 중 소정두께 부분을 식각 제거하는 단계; 일부분이 식각된 후에 잔류하는 제1반도체기판을 열산화하고, 그 위에 게이트 전극용 금속을 증착하는 단계; 상기 팁의 끝부분이 드러나도록 상기 제1반도체기판, 열산화막 및 게이트 전극용 금속막을 식각 패터닝하는 단계;로 이루어지는 것을 특징으로 하는 전계방출소자 제조방법.10. 제9항에 있어서, 상기 제1반도체기판은 상기 팁 어래이의 끝부분이 일부 드러날 정도의 소정 두께만큼 식각처리되는 것을 특징으로 하는 전계방출소자 제조방법.11. 제9항에 있어서, 상기 제1반도체기판은 상기 절연막 및 팁 어래이가 드러나지 않을 정도의 소정 두께만큼 식각되는 것을 특징으로 하는 전계방출소자 제조방법.12. 제11항에
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법에 관한 것으로, 본 발명은 특히 (110) 면지수를 갖는 단결정 실리콘 기판에 대해 결정의존성 식각을 행하여 기둥모양을 갖는 실리콘 구조물을 행하고, 이 기둥의 끝부분을 뾰족하게 함으로써 전계방출소자용 실리콘 팁 어레이의 제조에 응용할 수 있도록 한 것이다. 본 발명에 의한 실리콘 팁은 바늘(needle) 모양을 하고 있으며, 제조방법은 먼저 (110) 실리콘 기판상에 결정방향을 고려하여 평행사변형 또는 사각형의 식각마스크를 형성한 뒤, 이를 결정의존성 식각하고, 다음으로 샤프닝(sharpening) 공정을 통하여 팁을 제작하는 것으로, 팁의 밑 부분이 차지하는 면적이 작아지게 되므로, 고밀도 팁 어레이를 제작할 수 있으며, 아울러 팁의 종횡비를 매우 크게 할 수 있는 효과가 있다.1. (110) 실리콘 기판 상에 끝부분이 뾰족한 4각기둥으로 형성됨을 특징으로 하는 결정의 존성 습식식각을 이용하여 제조된 시리콘 팁.2. (110) 실리콘 기판 상에 결정 방향에 따라 평행사변형의 식각마스크를 형성하는 제1공정과, 결정의 존성 식각용액으로 상기 실리콘 표면을 식각하여 4각기둥의 형상을 갖는 실리콘 구조물을 형성하는 제2공정과, 상기 4각기둥으로 형성된 실리콘 구조물의 끝부분을 뾰족하게 형성하는 제3공정의 순서로 수행함을 특징으로 하는 실리콘 팁의 제조방법.3. 제2항에 있어서, 상기 결정의 존성 식각 용액은 85℃의 44% KOH:H2O용액 또는 F-etchant 용액 중 어느 하나인 것을 특징으로 하는 실리콘 틉의 제조방법.4. 제2항에 있어서, 상기 제3공정은 습식식각법, 실리콘의 열 산화에 의한 방법 또는 건식식각법 중 선택된 어느 하나인 것을 특징으로 하는 실리콘 팁의 제조방법.5. (110) 실리콘 기판 상에 끝부분이 뾰족한 6각기둥으로 형성됨을 특징으로 하는 결정의존성 습식식각을 이용하여 제조된 실리콘 팁.6. (110) 실리콘 기판 상에 결정방향에 따라 직사각형 혹은 정사각형의 식각마스크를 형성하는 제1공정과, 결정의존성 식각용액으로 상기 실리콘 표면을 식각하여 6각기둥의 형상을 갖는 실리콘 구조물을 형성하는 제2공정과, 상기 6각기둥으로 형성된 실리콘 구조물의 끝부분을 뾰족하게 형성하는 제3공정의 순서로 수행함을 특징으로 하는 실리콘 팁의 제조방법.7. 제6항에 있어서, 상기 결정의존성 식각용액은 F-etchant용액인 것을 특징으로 하는 실리콘 팁의 제조방법.8. 제6항에 있어서, 상기 제3공정은 습식식각법, 실리콘의 열 산화에 의한 방법 또는 건식식각법 중 선택된 어느 하나인 것을 특징으로 하는 실리콘 팁의 제조방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 발명은 전계방출표시소자(field emission display:FED) 및 그 제조 방법에 관한 것으로, 반도체 기판 내에 오목한 홈을 형성하고, 상기 홈 밑면에 에미터를 형성한 뒤, 발광층이 형성 되어 있는 유리기판과 접합시켜 소자제조를 완료하므로써, 별도의 스페이서(spacer) 없이도 소자의 양극-음극간 거리 및 픽셀(pixel)의 면적이나 피치(pitch)등을 서브-마이크론(sub-micron) 수준의 정밀도를 가지도록 조절할 수 있고, 또한 픽셀이 물리적으로 격리되어서 전기-광학적인 크로스-토크(cross-talking) 현상을 방지할 수 있으며, 두 기판이 접합에 의해 연결되므로 실장이 간단할 뿐만 아니라 물리적인 내구성이 강한 장점을 가진다.임의의 깊이를 갖는 홈이 형성된 반도체기판과 상기 홈 밑면의 반도체기판에 형성된 n형 우물과 상기 n형 우물 상에 형성된 에미터와 홈이 형성되지 않은 상기 반도체기판 상에 형성된 절연막과 상기 절연막위에 접합된 투명전극과 상기 에미터 상측부에 배열되도록 투명전극 내측에 형성된 발광층 및 상기 투명전극 상에 형성된 유리기판으로 이루어짐을 특징으로 하는 전계방출표시소자.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
재료 > 전기·전자기 기능재료
[구성]하기 화학식 2의 가교 결합제를 한 분자내의 측쇄에 도입시킨 열 가교형 유기 비선형 광학 활성 중합체가 제공된다. 이와 같이 얻어진 열 가교형 유기 비선형 광학 활성 중합체는 전기 광학 계수, 유기 용매에 대한 가용성, 가공성 등 제반 물성이 우수하고, 또한 열에도 안정하다.하기 화학식 2의 가교 결합제를 한 분자내의 측쇄에 도입시킨 열 가교형 유기 비선형 광학 활성 중합체가 제공된다. 이와 같이 얻어진 열 가교형 유기 비선형 광학 활성 중합체는 전기 광학 계수, 유기 용매에 대한 가용성, 가공성 등 제반물성이 우수하고, 또한 열에도 안정하다
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
재료 > 전기·전자기 기능재료
반도체 광원에 관한 기술로서, 특히 백색 발광 장치 및 그 제조방법에 관한 기술이다. 종래의 백색 발광장치는 서로 다른 색을 발하는 광원들을 결합시키는 방법이나 발광성을 갖는 고분자 물질을 사용하는 방법을 이용한다. 그러나 전자의 방법은 초기 설비비용을 많이 요하며, 후자의 방법도 그 발광 효율이 25-75% 정도인 단점이 있다. 이러한 문제점들을 극복하여 생산 비용이 저렴하고, 생산이 용이하며, 높은 발광 효율을 갖는 백색 발광 장치를 제공한다. 양자점 및 전도성 고분자를 지지하는 기판층 상에 전도성이 좋고 양자점을 잘 분산할 수 있는 고분자 매트릭스 층을 형성한다. 다시 상기 매트릭스층 위에 적색, 녹색, 청색을 발하는 양자점들을 포함하는 액티브층과 이 액티브층의 일부 또는 별도의 적층구조로 양자점을 잘 담지하고 전하 수송 특성이 높으며 밴드갭이 큰 고분자로 이루어지는 백색 발현층을 형성한다. 마지막으로 기판층의 하단부와 백색 발현층 상단부에 전극들을 형성하여 백색 발광 장치를 제조한다. 상기의 백색 발광 장치는 거의 100%의 발광효율을 가지며, 다른 물질의 추가없이 양자점의 크기만을 조절하여 원하는 색을 구현하므로, 손쉽고 저렴하게 발광장치를 제조할 수 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-30
상세보기
일반기술
재료 > 전기·전자기 기능재료
전자발광(Electro Luminescence: EL)소자는 자발 발광형 표시소자로서 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답시간이 빠르다는 장점을 가지고 있다. EL소자는 발광층 형성용 재료에 따라 무기 EL소자와 유기 EL소자로 구분된다. 여기에서 유기 EL소자는 무기 EL소자에 비하여 휘도, 구동전압 및 응답속도 특성이 우수하고 다색화가 가능하다는 장점을 가지고 있는데, p-페닐렌비닐렌(PPV) 또는 그 유도체들을 발광층 재료로 채용하고 있는 유기 전자발광소자는 녹색에서 오렌지색까지의 색깔을 구현한다. 한편, 현재까지 알려진 청색 발광화합물은 다른 색상의 발광화합물에 비하여 발광효율이 저하되는 문제점이 있으며 이로 인하여 새로운 청색 발광화합물의 개발이 필요한 실정이다.본 기술에서는 2개의 오각형 헤테로 고리와 2개의 아미노페닐기로 형성되어 청색 발광특성을 갖는 공역화 디아민 화합물을 제조하고, 이 공역화 디아민 화합물에 4개의 에폭시기를 도입하여 수분에 대해 강한 에폭시 화합물을 제조하고, 이들 화합물들을 포함하는 유기막을 한쌍의 전극 사이에 형성한 표시소자를 제조하여 청색의 발광효율을 향상시켰다.본 기술에 따르면 아민 화합물을 디아조화하여 디아조늄염 화합물을 얻은 후 탈질소 반응을 실시하고, 오각형 헤테로 고리를 도입하여 형성한 화합물을 아연/수산화나트륨과 반응시켜 아조벤젠 화합물을 얻고, 이를 아연/암모늄 클로라이드를 이용하여 히드라조 화합물을 얻은 후 산촉매하의 벤지딘 전이반응에 의해 공역화 디아민 화합물을 제조하여 청색 발광특성을 갖게 된다.또한, 공역화 디아민 화합물에 에피클로로히드린을 반응시켜 3급 아민화합물을 얻은 후 수산화나트륨을 누적하여 에폭시 화합물을 제조하여 수분에 대해 약한 단점이 극복되기 때문에 기계적 특성 및 열적 안정성 등의 특성이 향상되고 용액상태로 코팅하여 필름형태로의 제작을 용이하게 할 수 있다.한편, 공역화 디아민 화합물 및 그의 유도체인 에폭시 화합물을 포함하는 유기막을 한쌍의 전극 사이에 형성하여 화학적, 물리적 및 광학적 특성을 지니게 되기 때문에 발광효율이 향상된다.
- 보유기관
- 포항공과대학교
- 등록일
- 2001-05-21
상세보기
일반기술
재료 > 전기·전자기 기능재료
고온 초전도체를 미세 소자로 응용하기 위해서는 선천적으로 조셉슨 접합이 형성된 고온 초전도체 단결정을 이용해야 하는데, 기존의 고온 초전도체는 c-결정축을 따라서 층상 결정구조를 갖기 때문에 선천적으로 조셉슨 접합을 포함하고 있으나 c-결정축 방향의 임계 전류 밀도가 약 1000 A/㎠에 달하므로 조셉슨 접합의 특성을 보기 위해서는 단결정에 매우 큰 전류를 인가해주어야 한다. 하지만, 큰 전류를 인가하는 경우 주울(Joule)열 가열효과에 의해서 조셉슨 효과를 정확히 파악할 수 없는 문제가 있다.한편, 기존에는 고온 초전도체 표면의 손상으로 인한 접촉저항 상승이나 불안정성을 보완하기 위해서 금속막을 증착하거나 은풀(silver paste)을 말린 뒤 열처리하여 고온 초전도체에 전극을 부착했었다. 하지만, 이러한 전극 접합기법에서는 고온 초전도체의 성질이 변형되는 문제점과 전극의 접촉면적을 정확히 조절할 수 없는 문제점이 있다.따라서, 임계 전류를 감소시키고 접촉 면적의 조절이 가능한 전극 접착 기법이 요구된다.이에 본 기술은 고온 초전도체 단결정을 이루는 조셉슨 접합을 미세 돌기구조로 형성하고, 그에 적합한 전극을 접합하여 임계전류를 감소시키고 접촉 면적의 조절이 가능한 고온 초전도체를 제조하였다.본 기술에 따르면 부도체 기판의 상부에 접착층을 이용해서 비스무스계 또는 탈리움계열의 고온 초전도체 단결정을 부착한 후 고온 초전도체 단결정의 상부에 표면 보호막을 형성하되 고온 초전도체 소자와 반응성이 낮은 금속으로 적층하고, 표면 보호막의 전체 두께 및 고온 초전도체 단결정의 일부 두께를 패터닝하여 미세 돌기구조로 형성하되 미세 돌기구조의 측면 및 미세 돌기구조의 형성으로 노출된 고온 초전도체 단결정의 상부에 감광성 재료로 절연막을 형성하고, 절연막 및 미세 돌기구조의 상부에 금속을 적층한 후 적층된 금속을 패터닝하여 미세 돌기구조 각각에 대응되게 분리되는 전극을 형성하되 산화성이 낮은 금속으로 6000∼8000Å의 두께 범위에서 형성하여 임계전류가 감소됨은 물론 전극 접합이 용이하게 되기 때문에 조셉슨 접합의 특성을 용이하게 파악할 수 있고 접촉 면적의 조절을 용이하게 할 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2001-05-21
상세보기
일반기술
재료 > 전기·전자기 기능재료
본 기술은 폴리아미드 수지 중에서도 각종 유기 용매에 가용이면서 높은 유리 전이 온도를 갖는 새로운 폴리아미드 수지 및 그의 제조방법에 관한 것이다.폴리아미드 수지는 우수한 내열성 및 기계적 특성을 가지고 있어서 공업 재료로 광범위하게 사용되어 왔으나, 내열성이 높은 폴리아미드 수지는 유기 용매에 대한 용해성이 낮아 가공성에 많은 어려움이 있고, 반대로 유기 용매에 대한 용해성이 높은 폴리아미드 수지는 내열성이 떨어지는 문제점이 있었다.폴리아미드 수지는 디카르본산디할라이드의 제 1종 또는 2종 이상을 유기 용매중에서 반응시키서 얻으며 본 기술에 의하여 제조된 폴리아미드 수지는 유기용매에 대한 높은 용해성과310도~350도의 높은 유리전이온도를 갖고 우수한 내열성과 가공성을 동시에 갖추고 있는 폴리아미드 수지이다본 기술의 폴리아미드 수지는 1종 또는 2종이상의 2가의 방향족기를 포함하는 폴리아미드이며중합도가 10내지 200의 중합체이다. 이는 방향족이 1종 또는 2종 포함된 디아민(예,3,4-비스(4-아미노페닐)-2,5-디페닐푸란)과 방향족을 포함한 디카르본산디할라이드(예,이소프탈산 클로라이드)를 유기용매(예,N,N-디메틸아세트아미드)중에서 0도의 온도에서 제조한다. 이렇게 제조된 폴리아미드 수지는 디카르본산디할라이드의 종류에 따라 수용성이 변화되지만, N,N-디메틸포름아미드, N,N-디메틸아세트아미드,메틸술폭사이드, 피리딘 등의 용매에 가용되며 310도~350도의 높은 유리전이온도와 우수한 내열성, 전기특성, 기계적 특성을 갖고 있어 공업재료로서의 가치가 매우 크다
- 보유기관
- 특허법인충정
- 등록일
- 2001-06-11
상세보기