일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 고속 데이터 전송을 위해 제한된 대역폭을 가지는 버스상으로 개수가 많은 이진 데이터를 그보다 적은 개수의 삼진 데이터로 변환하여 전송시킨후 입력된 삼진 데이터를 이진 데이터로 다시 변환하는 전송 대역폭 확대를 위한 데이터 전송 시스템에 관한 것이다.기존의 램버스 방식에 의한 DRAM(Dynamic Random Access Memory) 버스 시스템은 데이터 버스에 연결된 DRAM 칩이 많을수록 버스의 기생 용량 부하가 증가하고, 따라서 대역 주파수가 낮아져서 전송 속도를 제한시키는 원인으로 작용한다는 문제가 있었다.반면, 본 기술에서는 제한된 대역폭의 데이터 버스를 통해 대역폭 이상의 데이터 전송을 가능하게 하고, 그러한 전송방식을 적용할 수 있는 전송 시스템을 구현할 수 있다본 기술에 의한 전송 대역폭 확대를 위한 데이터 전송 시스템은 전송 입력된 삼진 데이터를 이진 데이터로 변환하고, 변환된 이진 데이터를 소정의 제1클록에 동기하여 내부 전송하는 입력부 및 전송할 내부 데이터인 이진 데이터를 삼진 데이터로 변환하고 변환된 삼진 데이터를 소정의 제1클록에 동기시켜 외부로 출력하는 출력부를 포함하여 구성되어 있다. 입력부는 제1클록을 입력받아 소정 배수로 분주한 주파수의 이진 데이터 동기를 위한 클록을 형성하는 제1위상동기 루프회로(이하, PLL), 제1클록을 입력받아 제1클록과 다른 소정 배수로 분주한 주파수의 삼진 데이터 동기를 위한 클록을 형성하는 제2PLL, 제2PLL의 클록에 맞춰 삼진 데이터를 입력받아 이진 데이터로 변환하고, 변환된 이진 데이터를 제1PLL의 클록에 맞춰 내부 소정 시스템 버스로 출력하는 디코더 및 외부 데이터 버스로부터 전송된 삼진 데이터를 수신하여 디코더로 출력하는 수신부를 포함한다. 출력부는 제2클록을 입력받아 소정 배수로 분주한 이진 데이터 동기를 위한 클록을 형성하는 제3PLL, 제2클록을 입력받아 소정 배수로 분주한 삼진 데이터 동기를 위한 클록을 형성하는 제4PLL, 제3PLL의 클록에 맞춰 내부의 이진 데이터를 입력받아 삼진 데이터로 변환하고, 변환된 삼진 데이터를 제4PLL의 클록에 맞춰 출력하는 인코더 및 인코더로부터 출력된 삼진 데이터를 외부 데이터 버스로 출력하는 출력 드라이버를 포함한다.이와 같이 이루어진 본 기술에 의하면, 이진 데이터를 삼진 데이터로 변환하여 버스상에 전송하고 시스템내에서 전송된 삼진 데이터를 본래의 이진 데이터로 변환함으로써 제한된 대역폭을 확장하여 고속 데이터 전송이 가능하다는 효과가 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2001-05-04
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 선택적 재결정 성장된 에미터 구조의 이종접합 쌍극자 트랜지스터(Heterojunction Bipolar Transister : HBT)의 제조방법에 관한 것이다.HBT의 가장 중요한 속도특성인 최대동작 주파수(Maximum Oscillation Frequencyifmax)를 향상시키기 위해서는 베이스 저항을 줄여야 한다. 기존의 기술은 베이스 불순물 농도가 높아야 하나 베이스 불순물 농도가 증가할 경우 베이스 내에서 전자의 생존시간이 짧아져서 트랜지스터의 전류이득이 감소하게 된다. 또 다른 방식으로 베이스 두께를 늘리는 방법이 있는데 이는 역시 전자가 베이스를 통과하는 시간을 증가시켜 트랜지스터의 전류이득을 감소시키게 되므로 최대동작 주파수를 감소시키는 결과를 초래하게 되는 문제점이 있다. 본 기술은 베이스 저항을 줄여 HBT의 속도특성을 향상시킴에 있어 HBT의 전류이득을 감소시키지 않고 베이스 접촉 및 스프레딩 저항성분을 동시에 줄일 수 있도록 함을 목적으로 한다.본 기술은 화합물 반도체 초고속 소자인 HBT의 베이스 구조를 외부베이스와 내부베이스로 구분하여 반도체 에피결정 성장기술의 일종인 선택적 재결정성장(Selective- area regrowth)기술을 에미터 구조에 응용하여 베이스 저항을 감소시키게 함으로써 HBT의 속도 특성을 향상시키도록 하는 것이다. 이와같이 제조되는 HBT는 수십 또는 수백 GHz의 마이크로웨이브 또는 밀리미터웨이브 주파수 대역에서 동작하는 초고속 전자소자의 일종으로서 Gbps급 데이터를 처리하는 초고속 광정보통신용 집적회로와 수십 GHz 대역의 마이크로웨이브 또는 밀리미터웨이브를 이용한 무선통신용 마이크로웨이브 집적회로(MMIC)의 제작에 널리 응용되고 있고, HBT를 이용한 광정보통신 및 무선통신용 집적회로 기술을 차세대 초고속 정보통신용 시스템기술의 개발을 위한 핵심기술로 응용되고 있다
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-11
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 강유전체 게이트를 가지는 전계효과트랜지스터를 이용한 불휘발성 기억소자 및 그 제조방법에 관한 것이다.본 기술은 반도체 표면에 CeO2/SrBi2Ta2O9/Pt 이중막을 형싱시키고, 이중막의 강유전체인 SrB2Ta2o9 막상에 백금전극을 부착하며, CeO2/SrBi2Ta2O9/Pt의 삼중층 주위에 산화방지막을 도포하여 형성되는 게이트를, 전게효과트랜지스터의 게이트로 이용함으로써, 캐패시터가 필요없는 강유전체게이트를 가지는 전계효과트랜지스터(FET) 기억소자를 제공할 수 있다.본 기술에 따르면, 자연산화규소막의 영향을 최소화하여 제조공정시 산소 및 수소열처리에 따른 특성열화를 막을 수 있으며, 전원공급이 끊어져도 지속적으로 정보를 저장할 수 있는 불휘발성기억소자이므로 반도체 기억소자 및 정보저장소자로 이용될 수 있다본 기술은 CeO2 및 강유전체의 정전용량비를 제어하여 강유전체에 걸리는 전계효과를 극대화하고, 자연산화막의 악영향제거할 수 있으며, 텅스텐질화막(WN)을 게이트구조에 도포하여 추가산화막 및 산소, 수소열처리영향을 막음으로써 전기적특성의 열화를 방지할 수 있다
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-05-11
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 베이스 도핑소스를 이용한 이종접합 쌍극자소자구조에 관한 것이다.이종접합 쌍극자소자는 갈륨비소(GaAs) 또는 인듐인(InP) 계통의 화합물 반도체로서 초고속 전자소자의 데이터를 처리하는 초고속 광정보통신용 또는 무선통신용 집적회로에 널리 사용된다. 그러나, 기존의 이종접합 쌍극자 소자에서는 베이스의 p형 불순물의 이상확산현상에 의한 유효베이스 폭의 증가와 수소페시베이션 현상으로 인해 전기적 특성이 열화될 수 있다는 문제점이 있다. 본 기술은 앞서 설명한 문제점을 해결할 수 있는 것으로, 이종 p형 불순물을 이용한 베이스 도핑구조를 이용하여 이상확산 현상이 적은 탄소와 수소 페시베이션 현상이 적은 아연(또는 베릴륨)의 장점을 적절히 조합하여 베이스를 도핑함으로써 이종접합 쌍극자소자의 초고속 성능과 신뢰도를 향상시킨다.본 기술에 따르면, 베이스에 이종 불순물을 사용함으로써 두께를 줄일 수 있으므로 결과적으로 유효베이스 폭이 감소되어 이종접합 쌍극자 소자의 속도를 향상시킬 수 있다. 또한, 초고농도의 p형 불순물을 베이스 위쪽에 둘 수 있어 베이스 오믹전극 형성시 매우 낮은 접촉저항을 얻을 수 있으므로, 베이스 시리즈 저항이 감소되어 이종접합 쌍극자 소자의 속도를 향상시킬 수 있다. 게다가, 베이스에 이종불순물을 사용함으로써 탄소만을 베이스 분순물로 사용할 때 발생하는 수소 페시베이션 현상에 의한 문제점들을 최소화시킬 수 있다.본 기술의 이중 베이스 도핑소스를 이용한 이종접합 쌍극자 소자는 베이스의 영역별로 성질이 다른 불순물을 도핑하여 에미터 방향을 불순물의 확산을 감소시켜 유효베이스 두께와 시리즈 저항 감소 및 속도특성과 신뢰도를 향상시키는 것을 특징으로 한다. 또한, 에미터 부근영역에 초고농도의 탄소를 도핑하고 콜렉터부근영역에 고농도의 아연 또는 베릴륨을 도핑하거나, 에미터부근영역에 초고농도의 탄소를 도핑하고 중앙영역에 고농도의 아연 또는 베릴륨을 도핑하고 콜렉터부근영역에 고농도의 탄소를 도핑함으로써, 수소 페시베이션 현상을 최소화시키는 것을 특징으로 한다
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-14
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 ATM 인터페이스에 관한 기술로 ALTERA FLEX 10K series FPGA로 구현하였으며, CAM(Content Addressable Memory) control에 의한 Connection ID와 Dual GCRA(Generic Cell Rate Algorithm)으로 구현한 UPC, AIS/RDI(Alarm Indication Signal/Remote Defect Indication)와 CC(Continuity Check)와 LB(Loop Back)과 PM(Performance Monitoring)으로 구성된 OAM(Operation and Maintenance), 새로운 VPI/VCI와 64Bytes 스위칭을 위한 Attach routing tag, Cell Count 기능과 ACE256 ATM 교환기에 적용 가능한 ATM 계층 송수신 기술이다.ACE256 교환기의 ATM 정합 보드 2종에 적용이 완료되었으며, ACE256 교환기의 ATM 정합 보드 upgrade와 ACE64 ATM 교환기의 ATM 정합 보드 upgrade와 ATM 게층 기능 소자의 ASIC 개발 및 ACE64/256 교환기에 적용할수 있는 기술이다.
- 보유기관
- 한국전자통신연구원
- 등록일
- 2001-07-13
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 ATM상의 Conventional Voice Service에 필요한 기술에 관한 것으로, 모든 Existing and future services를 지원하는 것에 의해 Network 운영자는 common unique network infrastructure를 제공하고, NISDN, PSTN과 같은 기존의 networks의 backward compatibility를 제공한다.본 기술은 ATM장비를 구성하는데 있어서 필수적으로 요구되는 안정성과 우수한 성능을 발휘할 수 있도록 하였다.
- 보유기관
- 한국전자통신연구원
- 등록일
- 2001-07-13
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
이동통신에 사용되는 휴대용 단말기에는 소비전력을 감소시키기 위해서 우수한 선형성을 가지면서도 제품의 신뢰성을 확보할 수 있는 전력증폭용 소자가 요구되는데, AlGaAs/InGaAs 계면의 에너지 밴드갭을 이용하는 이종접합 구조의 부정형 고전자 이동도 트랜지스터(PHEMT)가 선형성 및 신뢰성이 우수한 것으로 알려져 있다. 하지만, 기존의 PHEMT는 통상적으로 이중전압으로 구동되기 때문에 바이어스 회로가 필요하고 그에 따른 주변 회로 매칭용 수동부품이 요구되므로 생산비 절감, 생산수율의 증대 및 휴대용 단말기를 소형 경량화 하는데 어려운 문제점이 있다. 또한, 단일전압으로 구동하기 위해서는 채널층을 얇게 형성하여야 하는데 이는 디지털 변조방식에서 요구하는 선형특성을 만족시키지 못하게 된다.본 기술에서는 반절연성 기판에 완충층, 전자공급층, 전도층, 공핍층 및 표면층을 순차 적층하고, 표면층의 일부를 제거하여 공핍층의 일부를 노출되게 한 후 공핍층에 게이트전극을 형성하고, 표면층에 소오스 또는 드레인 전극으로 사용하는 오믹 전극을 형성하여 단일 전압형 PHEMT를 제조함으로써 단일 전압에서 우수한 선형특성 및 고효율성을 동시에 만족할 수 있게 하였다.본 기술에 따르면 반절연성 기판의 상부에 형성된 완충층, 제1전자공급층, 제1전도층, 제2전자공급층, 제2전도층, 제3전자공급층, 공핍층 및 표면층이 순차적으로 적층되고, 표면층의 일부가 제거되어 공핍층의 일부가 노출되고, 노출된 공핍층의 상부에 게이트 전극을 형성하되 게이트 전극의 양측에 잔류하는 표면층의 상부에는 소오스 또는 드레인 전극으로 사용되는 오믹 전극을 형성한 구조의 단일 전압형 PHEMT를 제조함으로써 단일 전압으로 구동하면서도 우수한 선형특성과 출력효율을 얻을 수 있고 디지털 변조방식의 휴대용 단말기에 전력증폭소자로 사용하면 휴대용 단말기를 소형 경량화할 수 있으며 제조원가를 절감할 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2001-07-13
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
반도체 소자 또는 디스플레이 소자들의 집적도가 증가됨에 따라 이들 소자에 보다 낮은 유전율을 가지는 유전체를 채용하기 위해서 주로 공기(유전율이 대략1) 구멍들을 많이 함유하도록 해면체 구조의 다공성 유전체를 형성하는 방법이 시도되고 있으나, 다공성 유전체 소재는 낮은 기계적 물성, 높은 표면 에너지원에 의한 높은 흡습율 그리고 낮은 전기적 강도가 문제점으로 제기되고 있다. 실제 반도체 소자 제조 공정에서 대략 4정도의 유전율을 갖는 실리콘 산화물(SiO2)가 절연막으로 적용되고 있으나 반도체 소자의 집적도가 증가함에 따라 보다 더 낮은 유전율을 나타낼 수 있는 새로운 초저유전체 개발이 요구되고 있다.따라서 상기 문제점에 부응하기 위해 유전체 기지, 및 상기 기지 내에 어느 한 방향으로 형태상 배열된 비대칭 형상을 가지는 나노 자성체 입자들을 포함하는 복합체를 제공한다.실리카, 알루미나 또는 수소실세스퀴옥산과 같은 무기물질 또는 폴리이미드, 에폭시, PMMA 또는 메틸실세스퀴옥산과 같은 유기물질을 유전체 기지로하여, 전이 금속, 전이 금속 산화물, 전이 금속 화합물 또는 전이 금속이 포함된 유기 화합물(γ-Fe2O3, CrO2, EuO, Co, Ni)으로 이루어지는 나노 자성체 입자들을 포함하는 상기 기지 내에 어느 한 방향으로 형태상 배열된 비대칭 형상을 갖는 복합체를 제공한다. 또한 유동성 유전체 기지를 도입해 일 방향의 외부 자장을 인가하여 나노 자성체 입자들을 일정 방향으로 형태상 배열시키고 어닐링하여 디개싱 하거나 경화 반응을 유도시킨다. 나노 자성체 입자들을 포함하여 반도체 기판 상에 형성된 절연막을 포함하는 반도체 소자, 광학 렌즈를 포함하는 광학 소자를 제공한다.따라서 외부 전기장에 의한 내부 전기장을 교란시킬 수 있어 초저유전율을 나타내는 복합체를 얻을 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2001-05-31
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
질화갈륨 계열의 전자소자나 청색 또는 백색 빛을 내는 단파장 발광다이오드, 레이저 같은 발광소자를 제작하기 위해 전극의 우수한 오믹접촉 특성을 얻기 위해 기본적인 고농도로 도핑된 고품질의 질화갈륨 박막이 요구된다. 고온 열처리를 통해 질화갈륨 표면으로부터 질소원자가 떨어져 나가게 하여 질소공공(nitrogen vacancy) 농도를 증가시키는 방법과 Ar 플라즈마 처리를 통해 질화갈륨 표면에 물리적인 충격을 가해 질소 원자를 제거하는 방법이 시도되었고, Si를 이온주입 후 활성화 열처리방법, 질화갈륨 박막내 질소자리 치환(substitution)한 산소도 또한 n-형 도너로 작용한다고 보고되었으나 모두 질화갈륨 박막 표면에 물리적인 피해를 유발하는 한계를 드러내고 있다. 이에 N2O플라즈마 처리를 통하여 산소를 질화갈륨 표면에 침투시켜 고농도로 도핑(dopping)된 층을 형성하는 플라즈마 처리를 이용한 질화갈륨 계열 박막을 제조하여 후처리로 인한 박막 피해를 없애고 고전자농도 및 낮은 비저항을 가지는 n-형 질화갈륨박막을 구성하게 되었다.질화갈륨 박막의 표면에 물리적 피해를 야기하지 않도록 낮은 파워(power)에서 실시하는 N2O플라즈마로 인해 분해된(crack) 산소가 질화갈륨의 박막의 표면에서 반응하여 질소를 치환(substitution)하여 고전자 농도를 가지는 n-형 질화칼륨 계열의 박막을 제조할수 있게 한다. 질화갈륨 박막 성장시 트리메틸갈륨(trimethylgallium:TMGa)과 암모니아(NH3)를 갈륨원과 질소원으로 사용하고 도핑용 실리콘원으로 실란(SiH4) 가스를 사용하며 운반가스로 수소가스를 사용한다. 사파이어 기판위에 박막 성장을 위해 560℃에서 300Å의 질화갈륨 핵생성층(nucleation layer)를 형성시킨 후, 박막층을 일정 온도 압력으로 유지시켜 시간이 경과하면 실리콘이 도핑된 n-형 질화갈륨 박막을 구현하게 된다. 상기 질화갈륨 박막을 표면 세척 후 질소가스로 건조시키고 N2O플라즈마 처리를 수행하여 박막 피해를 없애고 고전자농도 및 낮은 비저항을 가지는 n-형 질화갈륨박막을 얻는다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-31
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 i8051 마이크로프로세서 코어에 관한 것이다.본 기술은 i8051 마이크로프로세서 코어를 VHDL코드로 자체적으로 개발하여 i8032, i8031 등의 코어로 변환가능하고, 다양한 ASIC의 코어로 활용 될수 있다. 본 기술의 마이크로 프로세서 코어는 인텔의 8051 테스트 벡터를 통과하였으며, 현재 0.25㎛ 공정에서 150MHz 이상으로 동작 가능하다본 기술에 따른 마이크로프로세서 코어는 100% 자체적으로 코어를 설계하였기 때문에 기능 블럭 추가 제거 등 customization이 가능하며, 보유하고 있는 하드웨어 에뮬레이터에 Porting 되어 있어 ASIC 코어로 이용될 경우 주변 하드웨어와 함께 용이하게 검증을 할 수 있다. 또한, 본 기술에 의해 설계 제작된 8051이 탑재된 개발 보드 제공함으로써 시스템 개발 시기를 앞당길 수 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-11
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 16 비트 DSP 코어에 관한 것이다.본 기술에서는 세계적으로 유명한 상용제품인 16 비트 DSP와 호환되는 DSP코어의 VHDL 소스 코드를 자체적으로 개발하여 FFT, FIR Filter, ADPCM 등의 기능 수행을 통하여 호환성 검증을 완료하였다. 또한, 다양한 응용알고리즘을 보유중인 하드웨어 에뮬레이터에 Porting하여 하드웨어적인 방법으로 동작을 검증하였으며, 0.25㎛ 공정에서 100MIPS 이상의 동작속도를 보장한다.본 기술은 100% 자체적으로 코어를 설계하였기 때문에 기능 블럭 추가 제거 등 customization가 가능하고, 보유하고 있는 하드웨어 에뮬레이터에 Porting 되어 있어 ASIC 코어로 이용될 경우 주변 하드웨어와 함께 용이하게 검증가능하며, 설계된 DSP가 탑재된 개발 보드를 제공할 수 있으며, 고속동작이 가능하여 개발될 시스템의 성능제고가 가능하다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-11
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 32 비트 부동소수점 DSP 코어에 관한 것이다.본 기술에서는 32비트 부동소수점 상용 DSP와 호환되는 코어의 VHDL 소스를 자체적으로 개발하였고, MP3 디코더와 엔코더, AC-3, ADPCM, μ-law Compression,μ -law Expansion, A-law Compression, A-law Expansion, FIR Filter, IIR Filter, LMS Adaptive Filter, 64 Points FFT의 다양한 알고리즘을 적용하여 검증한 결과 80 MIPS 이상의 동작이 가능하였다본 기술은 고성능 신호처리 ASIC의 코어로 활용가능하고, 사용자의 요구에 따라 Customization 가 가능하며, 고속동작이 가능하여 개발될 시스템의 성능을 향상시킬 수 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-12
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 32 비트 RISC 프로세서 코어에 관한 것이다.본 기술은 상용 32비트 RISC 프로세서와 호환되는 코어의 VHDL 소스를 자체적으로 개발하였고, 코어가 테스트 및 emulation 기능을 내장함으로써 기존의 칩 보다 개선된 구조로 설계되었다.본 기술은 기능 블럭 추가 제거 등 customization이 가능하고, 하드웨어 에뮬레이터에 Porting 되므로 ASIC 코어로 이용될 경우에 주변 하드웨어와 함께 용이하게 검증가능하며, 고속동작이 가능하여 개발될 시스템의 성능제고가 가능하다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-14
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 16 비트 프로세서인 8051XA 마이크로프로세서 코어에 관한 것이다. 본 기술에 따른 8051XA 코어는 인텔사의 I8051 명령어를 포함하며, 파이프라인 구조를 가진 고성능 MCU로 150MHz 이상의 동작이 가능하다.본 기술은 기능 블럭 추가 및 제거 등 customization이 가능하고, 보유하고 있는 하드웨어 에뮬레이터에 Porting 되므로 ASIC 코어로 이용될 경우에 주변 하드웨어와 함께 용이하게 검증가능하며, 기존의 8비트 8051을 16비트인 본 기술의 코어로 대체함으로써 시스템의 고성능화가 가능하다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-05-14
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 ATM 셀 라우팅 소자 집적회로 설계기술에 관한 것으로, ACE64 ATM 교환기 및 ACE256 ATM 교환기의 스위치 장치에 사용되는 RCCI (Routing Control and Controller Integrated) ASIC은 상기 교환기에서 셀 기반 16x16(2.5Gbps) 라우팅 기능을 수행한다. ATM 교환기에 지속적으로 사용하기 위해서, 이미 0.5um CMOS로 제작된 RCCI는 새로운 국내 CMOS 공정과 패키징 기술을 적용하여 상용 제품으로 개발이 가능하다.STM-1포트 16×16 스위치(2.5gBPS) 라우팅 제어, 라우팅 헤버 방식의 일대일 라우팅 제어, ID 방식의 멀티캐스팅 제어, 그룹 스위칭 및 Loopback 기능, 16개 출력 포트의 512셀 라우팅 버퍼링, 셀 손실 및 폭주 제어, Back-pressure 정보 제공, 범용 32 bits Microprocessor 정합 제공, On-line 고장 감지 기능 및 각 기능 고장 위치 파악 정보 제공등의 특징이 있다.
- 보유기관
- 한국전자통신연구원
- 등록일
- 2001-05-17
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 SiGe HBT 소자의 설계, 제작, 측정, 파라미터추출과 관련한 제반 기술에 관한 것으로, 하나의 RPCVD 시스템으로 콜렉터, 베이스, 에미터를 증착하고, SiGe-Si 이종접합 베이스와, IDP(In-situ Doped Poly) 에미터와 자기정렬 Ti-실리사이드, MOS 구조로 구성한다. SiGe HBT 소자의 사양은 1. ft > 25 GHz (on wafer) 2. fmax > 25 GHz (on wafer) 3. 전류이득 > 100 4. 포화 콜렉터 전류 < 100 mA 5. Early voltage > 50 V 6. 항복전압(BVceo) > 3.0 V 으로 한다.본 기술은 화합물 반도체에 비하여 생산단가가 저렴하며, 임계주파수, Early 전압 등 독작특성에 탁월하며, 저항이 낮고, 에미터-베이스 접합특성이 우수하며, 베이스의 저항이 낮고 균일성이 높으며, 공정이 간단하여 생산 단가가 더욱 저렴하며, 기존 실리콘 MOS 라인에서 쉽게 양산화가 가능하다.
- 보유기관
- 한국전자통신연구원
- 등록일
- 2001-05-17
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 자발형성된 양자점을 이용하여 상온에서 동작하는 트랜지스터 제조방법에 관한 것이다.종래 양자점 트랜지스터 제조방법은 양자점을 형성하기 위해 반드시 기판의 일부를 식각하는 식각공정을 사용함으로써, 기판에 손상을 주어 양자점 트랜지스터의 특성을 저하시키는 문제점과 공정단계가 복잡하여 제조 비용이 증가하는 문제점이 있었다.본 기술은 이러한 문제점을 해결하기 위한 것으로 식각공정을 사용하지 않고 양자점을 형성할 수 있는 양자점 트랜지스터 제조방법을 제공함에 그 목적이 있다.본 기술은 양자우물(quantum well)의 리소그라피(lithography) 패턴을 이용한 레이저 홀로그래픽 리소그라피 또는 전자선 리소그라피 및 플라즈마식각이나 활성이온식각(reactive ion etching)에 의한 양자점이 아닌, MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), LPCVD(low pressure chemical vapor deposition)등의 양자점 성장기법에 의해 자발형성된(self-assembled) 반도체 양자점들을 이용하여 트랜지스터를 제작한다.본 기술은 30nm 이하의 간격을 가지는 두 개의 금속전극을 자발적으로 형성된 반도체 양자점에 정렬 및 증착하여 소스와 드레인 전극으로 사용하고, 두 전극 사이의 양자점에서 0.5μm이상 떨어진 지점에 소스 및 게이트를 동시에 증착된 또 다른 금속 전극을 게이트 전극으로 사용함으로서, 기판에 손상을 주는 복잡한 리소그라피 식각등의 공정을 생략할 수 있는 장점이 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-05-23
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 저장된 데이터를 파과하지 않고 판독해낼 수 있는 비파괴 판독형 불휘발성 기억소자 및 그 제조 방법에 관한 것이다.현재까지 비파괴판독형 FRAM(불휘발성 기억소자)는 1개의 트랜지스터 만으로 정보를 읽고 쓰는 방법과 회로의 구성 및 소자의 구조에 대해 완성된 기술이 없었다.본 기술은 이러한 문제점을 해결하기 위한 형 또는 n형 우물구조의 영역안에 형성된 소오스, 드레인, 강유전체 게이트로 구성된 하나의 트랜지스트를 사용하여 정보를 읽고 쓸수 있는 회로제조기술을 제공함에 그 목적이 있다.본 기술은 기초단위소자의 게이트(Gate)와 p형 우물구조를 정보를 입력 또는 기억시키기 위한 회로를 구성하고, 소오스와 드레인은 데이터를 출력 또는 읽기 위한 회로로 구성하여, 각각 2개씩의 읽기 및 쓰기 단자를 통해 정보를 입출력하는 회로를 포함하도록 한다. 즉, Si기판에 p형 또는 n형 우물구조를 형성시키고, p형 또는 n형 우물구조 내에 소오스와 드레인을 제조한 후 게이트를 구성하도록 제조하여 쓰는 회로와 읽기 회로를 분리하여 트랜지스터들로 구성된 셀구조에서 저장된 정보를 파괴하지 않고 정보의 입출력을 병행할 수 있는 회로기술이다.본 기술은 4개의 단자를 독립적으로 쓰기용 비트라인은 게이트, 쓰기용 워드라인은 우물구조기판, 읽기용 워드라인은 소오스, 읽기용 비트라인은 드레인으로 구성되어 오류없이 1개의 트랜지스터만으로 비파괴적으로 정보를 읽기 및 쓰기를 반복할 수 있는 회로기술로 측면확산을 없애 공정이 용이하고, 고집적화를 이룰 수 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-05-18
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
본 기술은 양자세선의 폭,두께 및 에너지 갭을 조절할 수 있는 방법에 관한 것이다.종래기술에 의한 양자세선 제작시, 양자세선의 모양이 초승달 모양이 되어 수평방향의 광구속 효율이 떨어지고, 다층의 양자세선 제작하면 위쪽으로 올라갈수록 크기가 달라지는 문제점이 있다.본 기술은 이러한 문제점을 해결하기 위한 것으로 사각형 모형의 양자세선을 얻어, 수평방향의 광구속 효율이 증가하는 양자세선 제작방법을 제공함에 그 목적이 있다.본 기술에 의하면 Ga(갈륨) 원자가 Al(알루미늄)원자보다 확산이 잘 되는 특징을 이용하여, V 또는 U 자형 홈이 파진 GaAs 기판 위에 유기금속화학증착법(MOCVD) 방법으로 GaAS/AlGaAs 다층에피층 성장시킴으로써 양자세선의 두께 및 폭을 정확하게 조절할 수 있다.본 기술은 양자구속 효율이 우수한 1차원적 양자구속조건을 형성하며, 양자세선의 폭 및 에너지 갭을 정확하게 조절하므로써, 기존 구조보다 더 우수한 특성을 갖는 양자세선을 제작할 수 있는 특징이 있으며, 양자세선의 두께 및 폭을 자유롭게 조절 할 수 있는 기술을 이용하여 낮은 문턱전류의 레이저 다이오드( low threshold current laser diode)나 낮은 도파 손실의 광도파로(optical wave guide)등의 제작에 응용할 수 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-05-18
상세보기
일반기술
전기·전자 > 집적회로설계 기술 (B63)
최근에는 AlGaAs/GaAs 고전자 이동도 트랜지스터(HEMT)보다 2차원 전자 가스(2-Dimension Electron Gas; 2DEG)의 전하 농도를 더욱 증가시키고 밀리미터파 주파수대역 이상에서도 우수한 동작특성을 갖는 AlGaAs/InGaAs/GaAs계의 이종접합구조를 이용한 부정형 고전자 이동도 트랜지스터(p-HEMT)가 개발되었으며, p-HEMT 구조 중에서도 항복전압과 초고주파 특성을 향상시키기 위하여 도핑이 이루어지지 않은 AlGaAs층에 도우너 불순물이 델타(delta) 또는 플레너(planar) 도핑된 구조를 이용한 p-HEMT도 개발되어 발표되고 있다. 하지만, 이러한 기존의 p-HEMT는 소스 전극 및 드레인 전극과 반도체층 사이의 오믹 접촉 저항 특성을 향상시키기 위하여 GaAs 캡층을 n형의 불순물 이온으로 고농도로 도핑시키므로 인하여 그 제조 공정면에서는 소자의 브레이크다운 전압 특성의 개선을 위한 리세스 에칭 공정이 요구되어 필요한 마스크 수가 증가되는 문제점이 있었다.본 기술에서는 불순물 이온들을 도핑하지 않은 캡층을 사용하면서 소스전극 및 드레인전극과 반도체층 사이의 오믹 접촉저항을 감소시킨 부정형 고전자 이동도 트랜지스터(p-HEMT)를 제조하여 소자의 AC 및 DC 특성을 향상시켰으며 보다 간단하고 적은 마스크막 패턴을 사용하여 소자를 제조하였다.본 기술에 따르면 반절연성의 GaAs 기판상에 GaAs 버퍼층 및 AlGaAs/GaAs 초격자층이 순차 형성된 버퍼층과 불순물 도핑을 하지 않은 진성의 GaAs 캡층을 형성하고, GaAs 캡층상에 소스전극 및 드레인전극이 구비된 Au/Ni/Ge/Au 금속 박막층을 소정 두께로 형성한 p-HEMT를 제조하여 소자의 오믹 접촉저항을 감소시켰다.또한, 반절연성의 GaAs 기판상에 버퍼층, GaAs 스페이서층, InGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 진성의 GaAs 캡층을 순차 형성하고, 진성의 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지는 소스전극 및 드레인전극을 각각 형성한 후, 90%의 질소가스와 10%의 수소가스 분위기에서 300 내지 500℃의 온도에서 열처리하고, AlGaAs 도우너층의 일부 표면이 노출되도록 GaAs 캡층의 일부를 제거한 후 AlGaAs 도우너층의 노출 표면상에 게이트전극을 형성하는 p-HEMT 제조방법을 통해 소자의 브레이크다운 특성을 자체 향상시켜 캡층의 리세스 식각공정을 생략할 수 있게 하였다.
- 보유기관
- 포항공과대학교
- 등록일
- 2001-05-21
상세보기