일반기술
전기·전자 > 기타 전자제품
본 기술은 집적 영상 기술에 기초하고 있는 입체 영상 표시 기술로서, 동일 초점 거리를 갖는 기초 렌즈들이 서로 다른 평면에 위치하거나 2종류의 초점거리를 갖는 기초 렌즈들이 동일 평면에 위치함으로써 구성된 복합 렌즈 어레이(300/600)와 이를 시분할 왕복 운동시키는 동작 제어부(400), 그리고 동작 제어부의 시분할 운동과 동기하여 적절한 기초 영상을 생성하는 영상 처리부(100), 마지막으로 화상 표시 장치에서 생성된 기초 영상을 표시해주는 화상 표시부(200)로 이루어진다. 본 기술은 복합 렌즈 어레이의 사용으로 다중 영상 평면에 입체 영상을 결상함으로써 깊이감을 크게 늘릴 수 있다.본 기술은 집적 영상 기술을 이용한 입체 영상 표시장치로서 복합렌즈 어레이를 통하여 형성된 다중 영상 평면에 입체 영상을 결상함으로써 깊이감이 향상된 입체 영상을 표시한다. 복합 렌즈 어레이를 이용하여 다중 영상 평면에 입체 영상을 형성한다. 다중 영상 평면에 입체 영상을 형성할 수 있으므로 기존의 방식보다 최소 2배 이상의 깊이감을 갖는 입체 영상을 구현할 수 있다.동작 제어부의 고속 동작을 위한 기계적 구조 개발 또는 전기적 초점 거리 제어 기술이 개발된다면 활용 가능성이 매우 높다.일반적인 집적 영상 기술에 비해 큰 깊이감을 가지므로 우위를 지닌다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 영상·음향기기
본 발명은, 음성통신 분야에 관한 것으로서, 특히 저 전송율 음성부호화기에서의 음성 및 톤 부호화 방법 및 그것을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체에 관한 것이다. 본 발명은, 종래의 부호화기의 구조를 변경시킴으로써 DTMF 톤 전송시의 왜곡을 현저하게 감소시키고, 그 결과로 수신단의 변경없이 DTMF 톤을 음성신호와 동일 채널로 보내기 위한, 음성 및 톤 부호화 방법 및 그것을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공하는데 그 목적이 있다.본 발명은, 입력신호의 음성 및 톤을 부호화하여 송신하는 음성 및 톤 부호화 방법에 있어서, 입력신호에 대하여 자기상관함수를 구하여 저장하고, 상기 자기상관함수에 이항식 윈도우를 곱하며, 톤왜곡을 초래하는 스펙트럼 평탄화 기술(SST)을 제외시킨 선형예측분석을 수행한다.본 발명에 따르면, 이중모드 부호화 방식을 도입함으로써, 기존의 부호화기의 송신단만을 변경시켜 수신단에서의 DTMF 톤 검출성능을 향상시킬 수 있으며, 따라서 DTMF의 전송을 위한 별도의 통신채널을 마련할 피료가 없어 관리가 용이하고, 수신단에 별도의 톤 재생기를 실장 할 필요도 없으므로 전체 하드웨어 크기나 가격을 줄일 수 있는 우수한 효과가 있다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 기타 전자요소 기술
집적 영상(Integral Photography) 방식의 3차원 입체 디스플레이 시스템에 있어서, 입체 영상을 집합하기 위해 사용하는 렌즈 어레이의 개별 렌즈들이 렌즈 어레이 평면에 평행한 일정한 초점면을 가지기 때문에, 그 초점면들의 집합으로 이루어지는 중심 영상 평면에서 벗어나는 영상은 회절이 크게 일어나게 되어 깊이감이 제한된다. 본 기술은 영상 표시 수단에 의해 표시되는 기초 영상의 광경로를 거울 격벽 어레이를 이용하여 가변시켜 두 개의 중심 영상 평면을 구성한다. 거울 격벽 어레이는 적어도 하나 이상의 양면 거울로 이루어진다. 모든 양면 거울들이 동시에 영상 표시 수단과 그 기울기가 수직이 되거나, 또는 45°로 두 가지 각도를 교대로 바꾸어 가면서 영상 표시 수단에 의해 표시된 기초 영상의 광경로를 제어한다. 거울 어레이는 적어도 60㎐ 이상의 동작 주파수를 갖도록 하여 잔상 효과가 일어나도록 한다. 본 기술에 따르면, 렌즈 어레이와 영상 표시 수단의 사이에 위치할 수 있는 거울 격벽 어레이를 통하여 두 개의 중심 영상 평면에 입체 영상을 표시하기 때문에, 입체 디스플레이 시스템의 부피 증가 없이도 깊이감이 향상된 3차원 영상을 용이하게 디스플레이할 수 있다.디스플레이 소자와 렌즈 어레이 사이에 거울을 격벽으로 위치시켜 두 가지의 광경로를 만들고 그에 따른 기초 영상을 표시하여 깊이감을 넓히는 방법은 독창적이며 뛰어나다.본 기술은 기존의 1개 중심 깊이 평면과 비교하여 2개의 중심 깊이 평면을 생성한다.거울격벽 어레이를 빠르게 구동할 수 있는 기술이 개발된다면 집적 영상을 이용한 3차원 디스플레이의 깊이감을 향상시키는 기술로 충분히 활용될 수 있다고 판단된다.최근 3차원 디스플레이에 대한 요구도가 증가됨에 따라 깊은 3차원 깊이감을 가지는 본 특허가 충분히 경쟁력이 있다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 중전기기
본 기술은 역률을 개선한 단일단 컨버터에 관한 것이다. 본 기술에 따른 단일단 컨버터는, 브리지 다이오드부(bridge diodes), 전압평활 콘덴서, 변압기 회로부, 메인스위치 및 역률 개선부를 포함하여 구성되는데, 브리지 다이오드부는 역률 개선부에 전류 통로를 제공하고 전기 에너지를 전압평활 콘덴서로 전달하며, 전압평활 콘덴서는 브리지 다이오드부에서 전달되는 전기 에너지를 저장한다. 메인스위치는 변압기 회로부와 함께 플라이백형, 포워드형 또는 하프브리지형 컨버터로 응용 가능하게 구성된다. 역률 개선부는 LC필터를 포함하며 입력전원에 연결된 두 개의 다이오드를 포함하며 이 다이오드들의 공통연결점이 궤환인덕터와 다이오드를 통해 변압기 회로부의 변압기 일차권선의 소정 위치에 연결되어 입력전류를 입력전압의 변화에 따라 증감시킨다. 이로써, 본 기술에 따른 단일단 컨버터는 입력단의 역률을 개선시킬 수 있다.본 기술에 따른 역률보상 단일단 컨버터는, 소정의 입력전원에 연결되는 역률개선부와 상기 역률개선부의 후단에 배치되어 상기 역률개선부의 전류통로를 제공하는 브리지 다이오드부와 상기 브리지 다이오드부를 경유한 전기 에너지를 저장하는 전압평활 콘덴서와; 상기 브리지 다이오드부와 전압평활 콘덴서 사이에 개재되는 변압기 회로부 및 상기 브리지 다이오드부와 전압평활 콘덴서 및 변압기 회로부 각각에 연결되어 상기 변압기 회로부에의 전압 인가를 제어하는 메인스위치를 포함하고, 상기 역률개선부는 상기 입력전원에 연결된 두개의 다이오드와, 그 일단은 상기 두 다이오드의 공통접점에 연결되고 그 타단은 소정의 궤환 다이오드를 통해 상기 변압기 회로부의 변압기 일차권선의 소정 부위에 연결되는 궤환인덕터를 구비하여 이루어지는 점에 그 특징이 있으며,본 기술에 따른 역률보상 단일단 컨버터는, 입력전원에 연결된 두 개의 다이오드의 공통연결점을 궤환인덕터와 다이오드를 통해 변압기의 일차권선의 소정 부분에 연결하여 입력단의 역률을 개선시키는 이점을 제공한다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 광전자
집적 영상(Integral Photography) 방식의 3차원 입체 디스플레이 시스템에 있어서, 입체 영상을 집합하기 위해 사용하는 렌즈 어레이의 개별 렌즈들이 상기 렌즈 어레이 평면에 평행한 일정한 초점면을 가지기 때문에, 그 초점면들의 집합으로 이루어지는 중심 영상 평면에서 벗어나는 영상은 회절이 크게 일어나게 되어 깊이감이 제한된다. 본 특허는 영상 표시 수단에 의해 표시되는 기초 영상에 두 가지 광경로와 두 가지 편광 상태를 부여하는 광경로 제어기를 이용한다. 또한 광경로 제어기와 동일축 상에 위치하며, 두 가지 편광 상태를 교대로 반복하여 광경로 제어기에 의해 두 가지 편광 상태로 부여된 영상을 교대로 통과시키는 편광 셔터는 광경로 제어기와 함께 작용 두 개의 중심 영상 평면을 구성한다. 이 때 두 가지 편광 상태를 교대로 바꾸어 가면서 상기 영상 표시 수단에 의해 표시된 기초 영상의 광경로를 제어한다. 본 기술에 따르면, IP 방식의 3차원 디스플레이 시스템에서 광경로를 제어함으로써 깊이감이 향상된 영상을 제공할 수 있다. 또한, 광경로를 제어하기 위한 장치가 영상을 표시하는 장치와 렌즈 어레이 사이에 삽입되는 형태로 사용되기 때문에 전체적인 시스템의 크기를 증가시키지 않으며, 기계적인 움직임이 또한 없다.본 기술은 디스플레이 소자와 렌즈 어레이 사이에 편광 소자와 셔터를 이용하여 두 가지의 광경로를 만들고 그에 따른 기초 영상을 표시하여 깊이감을 넓히는 방법은 독창적이며 뛰어나다.기존의 1개 중심 깊이 평면과 비교하여 2개의 중심 깊이 평면을 생성, 기계적 움직임이 필요 없다.집적 영상을 이용한 3차원 디스플레이의 깊이감을 향상시키는 기술로 충분히 활용될 수 있다고 판단된다.최근 3차원 디스플레이에 대한 요구도가 증가됨에 따라 깊은 3차원 깊이감을 가지는 본 특허가 충분히 경쟁력이 있다 사료된다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전자요소 기술
본 기술은 나노 크기의 아퍼쳐(aperture) 어레이를 사용해 근접장 홀로그램의 데이터 전송 속도를 높이기 위한 목적으로 이루어졌다. 근접장 홀로그램은 진행파 신호빔 뿐만 아니라 에버네슨트파의 형태로 공기중에서 급격히 감소하는 근접장 신호빔까지 기록하여 재생하는 기술로 기존의 홀로그램이 가지고 있던 재생 빔 크기에 있어서의 회절 한계나 저장할 수 있는 정보의 크기에 제한이 없다. 기존의 근접장 홀로그램이 근접장 주사 현미경을 사용하기 때문에 한번에 저장 및 재생하는 데이터의 수가 하나이고 따라서 많은 데이터를 기록하고 재생할 때 그 속도가 떨어지는 데에 비해 본 기술에서 제안하는 방법은 아퍼쳐(aperture) 어레이를 통해 여러 개의 데이터를 한꺼번에 기록 및 재생이 가능하기 때문에 자료 전송 속도가 빠른 기술이다.본 기술은 나노크기의 아퍼쳐(aperture) 어레이를 사용하여 아퍼쳐(aperture)에서 발생하는 근접장 광을 신호빔으로 하여 하나의 참조빔과의 간섭을 기록물질에 저장하는 근접장 홀로그래픽 메모리 시스템이다. 일반적인 근접장 홀로그램 기술은 한번에 한개의 정보만을 저장하고 읽어올 수 있지만 제안된 나노 아퍼쳐 어레이를 이용하여 동시에 많은 양의 데이터를 저장하고 읽을 수 있다는 점은 독창적이고 우수하다.고밀도 고속 정보 저장, 병렬 저장이 가능하며, 미래 차세대 고밀도 고속의 메모리로서 활용 가능하다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 산업용 전기전자
본 기술은 경로가 알려진 다수 개체들의 예상되는 충돌을 간단하고 빠르게 예측할 수 있는 방법을 개발하였다. 기존에 다수 개체의 안전한 주행제어는 기술적인 난제로써 해결이 어려웠다. 본 기술은 extended collision map이라는 새로운 개념을 창안하고 이를 다개체간 문제에 적용함으로써 기술적 난제에 대한 해결방법을 제시한 것이 특징이다. 또한 핵심 알고리즘은 다개체간 주행에만 국한되지 않고 모든 다개체 환경에서 충돌 감지 및 제어로 확장할 수 있다. 즉 높은 기술적 이식성과 확장성을 내재한 것이 장점이다.공간상의 복잡한 충돌 상황을 extended collision map을 이용해 풀기 쉬운 간단한 모양으로 변형하였다. 따라서 복잡한 충돌분석 및 주행제어를 실시간으로 쉽게 할 수 있게 되었다다개체의 주행에서 100% 안전성을 보장할 수 있고 이를 실시간 적용이 가능하며, 본 특허는 다수 개체간 충돌 분석에 관한 핵심적 알고리즘을 제공하므로 유사한 환경의 모든 경우에 대한 분석 툴로써 활용될 수 있음. 상용화를 하기 위해 특별히 보완해야 하는 것이 없이 즉시 적용할 수 있다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전자요소 기술
본 기술은 시간차 신경망을 이용한 고립단어 인식을 위한 하드웨어 구조에 관한 것으로서, 특히 시간차 신경망을 위한 게이트레벨에서의 아키텍쳐를 구성할 수 있도록 한 시간차 신경망을 이용한 고립단어 인식을 위한 하드웨어 구조에 관한 것이다. 한편, 본 기술은 시간차 신경망(TDNN)의 곱하는 연산을 각각의 레이어마다 시스톨릭하게 처리하도록 구성하고, 전체적으로 정수연산을 사용할 수 있도록 하고, ASIC과 같은 소용량의 빠른 칩을 이용할 수 있도록 하는 시간차 신경망을 이용한 고립단어 인식을 위한 하드웨어 구조에 관한 것이다.본 기술은 마이크를 통해 입력되는 음성신호를 샘플링하고 양자화하기 위한 샘플링/양자화 수단과; 상기 샘플링/양자화 수단을 경유한 신호를 주파수에 따라 나누는 필터뱅크 수단과 상기 필터뱅크 수단을 경유한 신호를 제로 크로싱 값으로 변환하는 제로 크로싱 수단 및 상기 제로 크로싱 값을 다운 샘플링을 통해 데시메이션(decimation)하여 나온 특징 벡터를 시간차 신경망(TDNN; temporal difference neural network)의 입력으로 하는 시간차 신경망 입력수단을 포함하고, 상기 필터뱅크는 밴드패스 필터로 이루어지도록 된 것을 특징으로 한다.본 기술에 따른 시간차 신경망을 이용한 고립단어 인식을 위한 하드웨어 구조는 시간차 신경망을 위한 게이트 레벨에서의 아키텍쳐를 구성할 수 있도록 하는 이점을 제공한다.한편, 본 기술은 시간차 신경망의 곱하는 연산을 각각의 레이어마다 시스톨릭하게 처리하도록 구성하고, 전체적으로 정수연산을 사용할 수 있도록 하고, ASIC과 같은 소용량의 빠른 칩을 이용할 수 있도록 하는 이점을 제공한다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 발명은 전동기의 운전조건에 따라 고성능의 속도제어가 가능하도록 HBPI 제어기(3)를 이용하여 속도제어를 수행하는 시스템에 관한 것으로서, 본 발명의 전동기 속도제어 시스템은 PI 제어기(1)와 퍼지 적응 메카니즘(2)을 혼합하여 구성한 HBPI제어기(3)를 이용하여 유도전동기(6)의 벡터제어 시스템을 구성한다. 대표도에 나타낸 것과 같이 구성된 시스템은 과도특성에서 다양한 속도추정 능력, 부하 및 관성 등 파라미터 변동에 고성능 및 강인성을 나타낸다.본 발명은 전동기의 운전조건에 따라 고성능의 속도제어가 가능하도록 HBPI 제어기(3)를 이용하여 속도제어를 수행하는 시스템에 관한 것으로서, 본 발명의 전동기 속도제어 시스템은 PI 제어기(1)와 퍼지 적응 메카니즘(2)을 혼합하여 구성한 HBPI제어기(3)를 이용하여 유도전동기(6)의 벡터제어 시스템을 구성한다. 대표도에 나타낸 것과 같이 구성된 시스템은 과도특성에서 다양한 속도추정 능력, 부하 및 관성 등 파라미터 변동에 고성능 및 강인성을 나타낸다. 유도전동기(6)의 속도제어 시스템으로서, 상기 유도전동기(6)의 속도 제어에 필요한 토크성분의 지령전류()를 출력하는 HBPI 제어기(3), 상기 유도전동기(6)로부터 HBPI 제어기(3)에 입력되는 유도전동기(6)의 속도()를 도출하기 위한 속도측정기(7), 유도전동기(6)의 지령속도()와 속도()의 오차를 입력받아 지령전류()를 출력하는 HBPI 제어기(3), 상기 토크성분의 지령전류()와 자속성분의 지령전류() 및 유도전동기의 회전자 위치()를 받아 상전압 지령치()를 출력하는 전류제어기(4) 및 상기 상전압 지령치()를 받아 상기 유도전동기(6)를 구동하는 공간벡터 PWM 인버터(5)를 포함하여 구성됨을 특징으로 하는 시스템
- 보유기관
- 순천대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 능동형(Active matrix) 액정 디스플레이(Liquid Crystal Display)나 유기 EL 디스플레이(Organic Light Emission Display)를 구현할 때 디스플레이 화소 패널과 이를 구동하기 위한 구동회로 패널을 집적(integration)하는 방법을 제공. 특히 공정 수율 향상 및 공정 단가 감소를 위해 P 채널(P-channel) 다결정 실리콘 박막 트랜지스터(Polycrystalline Silicon Thin Film Transistor ; poly-Si TFT)만을 이용한 화소 패널 내 구동회로 집적에 대한 연구 방법을 제공함. 본 제안에서는 데이터 드라이버 구성에 필요한 단위 회로인 인버터, 레벨쉬프터, 쉬프트 레지스터, 래치(latch), 디지털-아날로그 컨버터(DAC), 트랜스미션 게이트(transmission gate)를 p-type 트랜지스터만을 이용하여 집적시킬 수 있는 기술 제시. 여기서 쉬프트 레지스터는 기존에 발표된 회로를 이용할 수 있으며, 인버터와 레벨 쉬프터는 본 제안자가 이미 제안한 회로(2002년 출원)를 이용할 수 있다. 래치회로(latch)의 경우 p-type 인버터의 개념을 이용하여 설계하며, 디지털-아날로그 컨버터는 p-type NAND 회로를 이용한 디코더(decoder)를 활용하여 저항타입(resistor string) 컨버터를 설계한다.본 기술에서는 LCD 및 OLED 디스플레이에서 p-type 박막 트랜지스터만으로 구동회로 집적을 가능하게 하는 새로운 데이터 드라이버를 설계하고 그 검증결과를 제공한다.일반적으로 PMOS 설계 기술로는 아날로그 전압 샘플링 방식을 구현하는데 국한된 데 반해 본 기술은 디지털 인터페이스를 구현할 수 있는 기술을 제시한다.PMOS 설계 방식 채택을 통한 공정 원가 절감할 수 있다.저전압 구동 기술이 확보된다면 광범위한 디스플레이 분야에 접목되어 응용될 수 있다.최근 CMOS 설계를 이용한 집적 기술이 꾸준히 연구되고 있으나, 수율 개선이 커다란 극복과제인 반면 기술된 PMOS 설계 기술은 수율이 우수하다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전자요소 기술
본 기술에서는 AMLCD 및 AMOLED 디스플레이에서 P 채널 다결정 실리콘 박막 트랜지스터만으로 구성되는 아날로그 버퍼 (analog buffer)를 제안함. 제안된 아날로그 버퍼 회로는 기존의 TFT소자의 다이오드연결에 의한 문턱전압 저장 방식을 사용하지 않고 별도의 커패시터를 사용하지 않기 때문에 고속의 구동 속도로 구동할 수 있다.기존의 아날로그 버퍼회로의 단점인 누설전류 (subthreshold region)로 인한 출력전압오차를 효과적으로 억제하기 위하여 bootstrapping을 이용한 문턱전압 저장방식을 사용함. 이를 위해 인접한 두 TFT 소자의 특성이 일치한다는 가정이 필요함. 또한, 공정상에서 앞서 제기된 가정이 검증된다면 본 기술된 버퍼 회로의 출력 특성이 개선되어 광범위한 디스플레이 분야에 접목되어 응용될 수 있다.기존의 PMOS 아날로그 버퍼 회로는 출력 오프셋 전압을 보상하기 위해 오프셋 전압을 저장 후 상쇄시키는 별도의 구동 순서가 필요한 반면, 기술된 버퍼회로는 별도의 오프셋 전압 저장 없이 구동시키는 방법이다.PMOS 설계 방식 채택을 통한 공정 원가 절감할 수 있다.인접한 두 TFT의 특성이 동일하게끔 공정개발이 된다면 본 기술된 버퍼 회로의 출력 특성이 개선되어 광범위한 디스플레이 분야에 접목되어 응용될 수 있다.최근 CMOS 설계를 이용한 집적 기술이 꾸준히 연구되고 있으나, 수율 개선이 커다란 극복과제인 반면 기술된 PMOS 설계 기술은 수율이 우수하여 PMOS 설계 기술에 대한 새로운 기술개발 요구가 높다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 전극이 칩 전면에 위치하는 수평형 절연게이트 바이폴라 트랜지스터에 관한 것이다. 본 기술의 수평형 절연게이트 바이폴라 트랜지스터는 소스 영역 내에 트렌치를 형성하여 소스 영역이 부분적으로 중단되도록 함으로써 소스 영역을 감싸고 있는 베이스 영역의 저항을 부분적으로 낮추어 주어 기생 사이리스트의 래치-업을 낮추도록 한다. 또한, 게이트 전극을 트렌치 내에 연장되도록 형성함으로써 유효 채널 폭을 증가시켜 순방향 전압 강하의 증가 없이 기생 사이리스터 래치-업을 억제 할 수 있도록 한다.SOI 수평형 절연게이트 바이폴라 트랜지스터 (LIGBT)는 절연 분리 및 저전압 CMOS 소자와 쉬운 집적 등으로 인하여 전력 집적 회로 (PIC)에 널리 이용되고 있다. 또한 SOI LIGBT는 낮은 온-저항, 높은 입력 임피던스, 기판으로부터 절연 분리, 고속 스위칭 속도 및 높은 패킹 밀도 등의 장점을 가진다. 그러나 SOI LIGBT는 기생 사이리스터의 래치-업으로 인하여 그 용도가 제한되고 있다.기존 수직형 IGBT를 수평형으로 제작하여 전력용 IC에 적용이 가능하며, 수평형 IGBT 구조에서 독창적인 트렌치 설계하여 기생 사이리스트 래치-업 억제하여 성능 개선되었다.기존 수평형 MOSFET에 비하여 낮은 온-저항과 높은 항복 전압 특성 구현이 가능 및 기존 LIGBT의 문제점인 기생 사이리스트 래치-업을 개선하여 전력 집적 회로 (PIC)에 적하다. 전력용 고성능 스위치 소자에 활용 가능성이 높다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전기/전자
기존에 사용된 미세 각속도계의 Q 팩터 튜닝은 미세 각속도계 소자에 튜닝 전극을 추가로 배치함으로써 이를 통하여 정적력을 피드백하는 원리였다. 하지만 이와 같이 튜닝 전극을 추가로 배차하는 경우, 미세 각속도계 소자 자체의 크기가 증가하고, 회로가 복잡해지며, 각 전극에서 피드백을 위한 기전력이 동일하여야 한다는 문제가 있다. 본 기술은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 본 기술의 목적은 미세 각속도계의 Q 팩터를 튜닝하는 방법을 제공하기 위한 것이다.본 기술은 Q 팩터를 튜닝할 수 있도록 제1검지전극 및 제2검지전극 사이에 귀환 회로부가 구비되어 있는 미세 각속도계 및 미세 각속도계의 Q 팩터를 튜닝하는 방법에 관한 것이다. 본 기술에 따른 미세 각속도계에는 튜닝전극이 사용되지 아니하면서도 그의 Q 팩터가 용이하게 튜닝될 수 있다.일반적으로 미세 각속도계의 Q 팩터 튜닝을 위해서는 튜닝 전극을 추가로 배치해야 하지만, 미세 각속도계의 제1검지전극 및 제2검지전극 사이에 귀환 회로부를 구비함으로써 미세 각속도계의 Q 팩터를 튜닝한다는 점은 독창성이 매우 뛰어나다.미세 각속도계 소자 자체의 크기를 증가시키지 않고 Q 팩터 튜닝 가능하며, Q 팩터 튜닝의 자동화 기술만 개발된다면 충분히 제품으로 상용화 될 수 있다고 판단된다.미세 각속도계 소자 자체의 크기 증가가 없으므로, 고집적 및 단가 감소의 효과를 얻을 수 있다.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 표시소자
일반적인 박막 트랜지스터는 다층으로 구성되며, 반도체막, 절연막, 보호막 및 전극 등을 포함한다. 폴리실리콘 반도체막 및 이산화규소 절연막을 포함하는 박막 트랜지스터를 제조함에 있어서, 플라즈마 화학증착법을 이용하여 반도체막 위에 이산화규소 절연막을 증착시키는 경우 플라즈마에 의한 계면의 결함(damage)을 최소화하고 두 막 사이의 계면특성을 개선시키고자 하는 다양한 노력이 계속적으로 진행되어 왔다.반도체막과 절연막 간의 계면특성을 개선하기 위한 일환으로서, 원격(remote) 플라즈마 화학증착법 및 전자-사이클로트론 공명(electron-cyclotron resonance) 플라즈마 화학증착법과 같은 다양한 증착법을 적용하거나, 또는 절연막 증착에 앞서 반도체막의 표면을 수소 또는 산소 등으로 플라즈마 처리하는 방법이 소개되었다.그러나, 상기한 증착법에 사용되는 기구들은 대면적의 기판에 적용하기에는 한계가 있어 실제 TFT-LCD 등의 기판에 적용이 불가능하다는 문제점을 가진다. 또한, 상기한 표면 전처리방법은 그 개선효과가 미비하여 실공정에 거의 적용되지 못하고 있는 실정이다.이에 본 기술은 폴리실리콘 반도체막 위에 이산화규소 절연막을 증착시키는 중간에 플라즈마 처리를 수행함으로써, 반도체막과 절연막 간의 계면부 및 전이영역의 결함을 감소시키고 전기적 화학적 특성을 개선시켜 우수한 계면특성을 가지는 박막 트랜지스터를 제조할 수 있다.본 기술에서는 폴리실리콘 반도체막 및 이산화규소 절연막을 포함하는 박막 트랜지스터를 제조함에 있어서, 반도체막 위에 절연막을 1차 증착시킨 다음, 증착된 절연막을 산소, 질소 또는 산화질소로 플라즈마 처리하고, 이어서 절연막을 추가로 증착시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.본 기술의 방법에 의하면, 폴리실리콘 반도체막과 이산화규소 절연막 간의 계면부 및 전이영역의 결함이 감소되고 전기적 화학적 특성이 개선되므로, 이를 포함하는 박막 트랜지스터는 우수한 전기적 특성을 나타낼 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 기타 전기/전자
본 기술은 반도체 스위칭 소자에 관한 것으로, 특히 트렌치 IGBT (Insulated Gate Bipolar Transistor) 구조에 플로팅 PN 접합영역을 구비하여 사이리스트 래치-업 특성을 지닌 이중 게이트 트랜지스터에 관한 것 이다. 본 기술의 이중 게이트 트랜지스터는 제1 도전형의 캐소드 영역과 제1 도전형의 플로팅 베이스 영역을 구비하며, 이들 사이의 병목 현상으로 인해 발생하는 JFET 저항 (RJFET)에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 한다. 또한, 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절되는 JFET 저항 (RJFET)의 크기를 조절하여 상기 이중 게이트 트랜지스터의 특성을 제어한다. 본 기술에 의하면, 낮은 순방향 전압 강하 특성과 높은 전류 포화 특성을 갖는 이중 게이트 트랜지스터의 구현이 가능하다.트렌치 게이트 IGBT에 식각된 영역에 PN 접합 설계하는 독창성.기존 트렌치 게이트 IGBT보다 추가적인 공정 추가나 항복 전압 열화 없이 온-저항 개선기존 반도체 설비로 본 기술을 활용 가능함. 본 기술로 전력 반도체의 전력 손실을 성공적으로 감소시킴.트렌치 게이트 IGBT의 특성을 개선시키는 기술은 이미 전력용 반도체의 선진 그룹인 일본의 대기업에 (도시바, 미쓰비시) 독점된 상태이다. 기존의 특허에 저촉을 받지 않으면서 트렌치 게이트 IGBT의 전기적 특성을 개선시키므로 전력용 반도체의 후발 기업, 연구소등에 유용이 이용될 가능성이 높음. 또한 본 기술은 추가적인 공정이 필요하지 않으므로, 기존 반도체 제조 방법으로 설계 및 제작이 가능함.
- 보유기관
- 서울대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 사무용전자기기
본 고안은 비접촉식 3차원 스캐너에 관한 것으로, 더욱 상세하게는 동작과 계측이 동시에 수행되는 실시 간 처리를 행하여 고속 제어가 가능한 비접촉식 3차원 스캐너에 관한 것이다. 본 고안의 비접촉식 3차 원 스캐너는, 레이저 센서에서 검출된 거리신호와, 다축 엔코더에서 검출된 위치신호에 동일시점에서 검 출된 신호별로 동일한 동기신호를 부여하여 3차원 데이터를 생성하고, 이렇게 생성된 3차원 데이터를 실 시간적으로 처리할 수 있도록 하는 것을 특징으로 한다. 따라서 본 고안은 계측과 동시에 스캐닝 동작 이 수행되어, 고속 처리가 이루어지는 효과를 얻을 수 있다.본 고안은 다음의 효과를 갖게 된다. 첫째, 비접촉식으로 대상물의 형상을 측정하기 때문에, 대상물을 측정하는 시간이 빨라진다. 특히, DSP 의 제어에 의해서 목표 위치와 현재 위치간의 차를 이용한 제어신호를 계속적으로 구동부에 인가하여 측 정을 제어하기 때문에, 측정정도 대비 속도 측면에서 측정을 위한 보다 효율적인 제어가 수행된다. 둘째, 다축 엔코더와 거리센서를 통해 검출된 신호에 시간차가 발생하지 않도록 동기신호를 부여하여 3 차원 데이터를 형성하므로서, 검출되는 데이터의 정확도를 기할 수 있다. 셋째, DSP에서 다축 엔코더와 거리센서를 통해 검출된 신호에 기초해서 형성된 3차원 데이터는 계속적으 로 양방향버퍼에 전송되고, 컴퓨터는 상기 양방향버퍼의 신호를 읽어와서 처리하므로 계측과 동시에 스 캐닝 동작이 수행되어, 고속 처리가 이루어진다. 넷째, 더불어 본 고안은 구속 조건이 적어서 여러 종류의 3차원 스캐닝 시스템이 구현 가능함과 동시에, 데이터 효율이 높으면서도 가격이 저렴한 3차원 스캐너의 구현이 가능한 잇점이 있다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 영상·음향기기
본 발명은 수신되는 스테레오 음향신호를 전처리 알고리즘이 적용된 전처리필터에 통과시킴으로써 음향반향이 제거되도록 한 스테레오 음향반향 제거장치 및 그 방법에 관한 것으로서, 본 발명에 따른 스테레오 음향반향 제거장치의일실시예에 있어 전처리 알고리즘이 적용된 전처리필터는, 수신되는 스테레오 음향신호로부터 서로 직교하는 두 개의음향성분 �f 1 (x 1 ,x 2 ), f 2 (x 1 ,x 2 ) =을 추출하는 직교화기(101); 상기 추출된 두 개의 음향성분의 절대값을 여파시켜 출력하는 절대값 계산기(102, 105); 상기 여파출력된 두 음향성분의 절대값을 소정 값(ρ)만큼 감쇠하는 이득감쇠기(103, 106); 및 상기 감쇠된 두 음향성분과, 상기 수신되는 스테레오 음향신호를 각각 가산하는 가산기(104, 107)를 포함하여 구성되어, 스테레오 음향신호에서 음향반향을 충분히 제거하는 것은 물론 상기 음향반향을 제거하는동작이 보다 신속하게 이루어지도록 하여, 스테레오 음향신호가 이용되는 핸드프리 휴대폰이나 스피커폰을 이용하여보다 효율적인 통화가 이루어질 수 있도록 한 매우 효율적인 발명인 것이다.본 발명은 전처리 알고리즘이 적용된 스테레오 음향반향 제거장치 및 그 방법에 관한 것이다.보다 상세하게는, 수신되는 스테레오 음향신호를 전처리 알고리즘이 적용된 전처리필터에 통과시킴으로써 음향반향이 제거되도록 한 스테레오 음향반향 제거장치 및 그 방법에 관한 것이다.스테레오 음향신호에서 음향반향을 충분히 제거하는 효과가 있다.또한, 본 발명은 상기 음향반향을 제거하는 동작이 보다 신속하게 이루어지는 효과가 있다.또한, 본 발명은 스테레오 음향신호가 이용되는 핸드프리 휴대폰이나 스피커폰을 이용하여 보다 효율적인 통화가 이루어지도록 하는 효과가 있다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 디지탈 회로의 설계검증을 신속하고 정확하게 수행할 수 있는 입출력 탐침이 가능한 신속 프로토타이핑 시스템 및 그것의 탐침방법, 그리고 이를 이용한 효과적인 함수적 설계검증 방법과 이를 이용한 타이밍 과 함수적 혼합 검증 장치 및 이를 이용한 혼합 검증 방법에 관한 것이다.본 발명에서는 서버용 컴퓨터로 하여금 검증대상 디지탈 회로의 구현과 입출력 탐침을 가능하게 하는 탐침 부가회로를 위한 프로그래밍 패턴을 생성하게 함과 아울러 이 프로그래밍 패턴을 프로토타이핑 엔진의 각 RFPD에 다운로드되게 하여 설계검증 대상회로가 프로토타이핑 상에 구현되게 하고 부가된 입출력 탐침 부가회로를 통하여 입출력 탐침을 수행할 수 있게 한다. 또한 이와 같은 신속 프로토타이핑 장치를 논리시뮬레이터와 같이 사용한 혼합 검증 장치를 이용한 혼합 검증 방법으로 설계검증 대상회로에 대한 타이밍 검증 및 함수적 검증을 신속하면서도 정확하게 한다.본 발명에 따른 입출력 탐침이 가능한 신속 프로토타이핑장치 및 그 탐침 방법에서는 설계된 디지털 회로의 효율적이며 신속한 설계 검증을 위하여 회로상의 모든 신호선들, 또는 HDL 코드상의 모든 시그널들을 대상으로 빠르게 입출력 탐침할 수 있는 신속 프로토타이핑 장치 및 이를 이용한 자동화된 검증방법을 제공하는 이점이 있다. 또한 이와 같은 입출력 탐침을 가능하게 하는 신속 프로토타이핑 장치를 시뮬레이터와 같이 사용하여 고속의 함수적 검증 및 정확한 타이밍 검증을 가능하게 하는 타이밍 및 함수적 혼합 검증 장치 및 이를 이용한 자동화된 검증방법을 제공하는 이점이 있다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 내장형 시스템의 하드웨어 및 소프트웨어의 동시 검증을 신속하고 용이하게 수행할 수 있는 내장형 시스템을 위한 신속 프로토타이핑 장치에 관한 것이다.본 발명에서의 내장형 시스템을 위한 신속 프로토타이핑 장치는 프로토타이핑 보드, 개인용 컴퓨터, 이 개인용 컴퓨터에서 운영되는 하드웨어/소프트웨어 동시 디버거 및 이 개인용 컴퓨터와 프로토타이핑 보드를 연결하는 통신용 연결장치로 구성된다. 프로토타이핑 보드의 구성은 내장형 시스템의 프로세서와 메모리 및 내장형 시스템의 디지털 하드웨어 부분을 구현할 수 있는 프로그래머블 소자와 외부와의 연결을 위한 연결기, 그리고 개인용 컴퓨터와 프로토타이핑 보드간의 통신을 위한 통신 인터페이스부로 구성되어 있다. 본 발명에 따른 복합 내장형 시스템을 위한 신속 프로토타이핑 장치에서는 프로토타이핑 보드 상에 프로그래머블 소자와 프로세서와 메모리 및 연결기를 장착하여 복합 내장형 시스템의 신속한 구현을 가능하게 하고, 구현된 복합 내장형 시스템에 대하여 프로그래머블 소자 상에 하드웨어적으로 구현된 사용자 하드웨어 부분과 프로세서와 메모리 상에 소프트웨어적으로 구현된 사용자 소프트웨어 부분을 개인용 컴퓨터 상에서 하드웨어/소프트웨어 동시 디버거를 이용하여 통합적인 동시 디버깅을 가능하게 한다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 설계용 S/W
본 발명은 설계된 디지탈 회로의 설계검증을 임의의 프로토타이핑보드와 임의의 시뮬레이터를 함께 이용하여 신속하면서도 정확하게 수행할 수 있는 에뮬레이션과 시뮬레이션의 혼합 검증 방법과 이를 위한 혼합 검증 장치에 관한 것이다.본 발명에서는 서버용 컴퓨터로 하여금 검증대상 디지탈 회로의 구현과 입출력 탐침을 가능하게 하는 탐침 부가회로를 위한 프로그래밍 패턴을 생성하게 함과 아울러 이 프로그래밍 패턴을 임의의 프로토타이핑 보드 상의 각 RFPD에 다운로드되게 하여 설계검증 대상회로가 임의의 프로토타이핑보드 상에 구현되게 하고 부가된 메모리소자 입출력 탐침 및 메모리 읽기/쓰기 부가회로를 이용하여 사용자 회로에 존재하는 모든 혹은 일부분의 메모리소자들에 대한 입출력 탐침과 메모리에 대한 읽기/쓰기를 혼합 검증 장치를 통하여 수행하게 함으로서 사용자 회로에 대한 검증을 위하여 에뮬레이션과 시뮬레이션을 자동적으로 번갈아 1번 이상 수행할 수 있게 한다. 본 발명에 따른 에뮬레이션과 시뮬레이션의 혼합 검증 장치 및 이를 이용한 혼합 검증 방법은 임의의 프로토타이핑 보드 상에 장착된 1이상의 RFPD들에 구현되어 에뮬레이션되는 설계검증 대상회로와 임의의 시뮬레이터에서 시뮬레이션되는 설계검증 대상회로간의 상태 정보 교환을 자동화된 방식으로 가능하게 함으로서 고속의 함수적 검증 및 정확한 타이밍 검증을 함께 번갈아 가면서 가능하게 하여 매우 효과적인 검증을 수행 할 수 있는 이점이 있다.이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
- 보유기관
- 부산대학교
- 등록일
- 2006-05-10
상세보기