결정화용 구조물,이를 이용한 결정화 방법,반도체 활성층 형성방법및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법
결정화용 구조물,이를 이용한 결정화 방법,반도체 활성층 형성방법및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법
- 보유기관
- 연세대학교
- 등록일
- 2007-12-27
산업기술 통합검색
기술검색
적용된 검색조건
- 기술분류 전기·전자 > 기타 반도체
검색 결과 622건
23 / 32 페이지니켈 산화물 나노선을 이용한 저항변화 메모리 제조 및 집적화기술
니켈 산화물 나노선을 이용한 저항변화 메모리 제조 및 집적화기술
- 보유기관
- 연세대학교
- 등록일
- 2007-12-27
실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법
실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법
- 보유기관
- 연세대학교
- 등록일
- 2007-12-27
정전기적 인력을 이용한 메조 포러스 실리카 박막의 제조방법
정전기적 인력을 이용한 메조 포러스 실리카 박막의 제조방법
- 보유기관
- 연세대학교
- 등록일
- 2007-12-27
투명전극용 갈륨 도핑된 산화아연 박막 및 이의 제조방법
투명전극용 갈륨 도핑된 산화아연 박막 및 이의 제조방법
- 보유기관
- 연세대학교
- 등록일
- 2007-12-27
질화갈륨/산화갈륨 나노케이블, 나노케이블을 이용한 전계효과 트랜지스터 및 그 제조방법
질화갈륨/산화갈륨 나노케이블, 나노케이블을 이용한 전계효과 트랜지스터 및 그 제조방법
- 보유기관
- 연세대학교
- 등록일
- 2007-12-27
갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터
본 기술은 투명 전계효과 트랜지스터에 관한 것으로서, 사파이어(Al2O3) 기판 위에 갈륨나이트라이드(GaN) 박막을 증착시키는 박막증착단계와 갈륨나이트라이드(GaN) 박막 위에 소스-드레인영역을 형성시키는 소자영역형성단계와 갈륨나이트라이드(GaN) 박막 위에 산소공급률 1~15sccm 하에서 갈륨옥사이드(Ga2O3) 박막을 상기 갈륨나이트라이드(GaN) 박막에 대해 에피탁셜(epitaxial)하게 증착시켜 절연층을 형성시키는 게이트절연층형성단계와 게이트절연층 위에 투명전도성 산화물 박막을 형성시키는 게이트전극형성단계를 포함하여 구성됨을 특징으로 하는 갈륨나이트라이드(GaN) 박막 위에 에피탁셜(epitaxial) 성장된 갈륨옥사이드(Ga2O3) 투명 전계효과 트랜지스터 제조방법 및 이에 의해 제조된 전계효과 트랜지스터를 기술적 요지로 한다. 이에 따라, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)를 증착시키므로써, 갈륨나이트라이드(GaN) 박막 상면의 갈륨옥사이드(Ga2O3) 박막이 화학적으로 안정적으로 증착되고, 갈륨옥사이드(Ga2O3) 자체가 갈륨나이트라이드(GaN)의 고유 옥사이드(native oxide)가 되어 갈륨나이트라이드(GaN) 박막의 표면 오염을 최소화시켜 갈륨나이트라이드(GaN) 및 갈륨옥사이드(Ga2O3) 계면에서의 오염을 막을 수 있어 고품위의 박막을 증착시킬 수 있는 이점이 있으며, 또한, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)는 산소공급률에 따라 에피탁셜(epitaxial)하게 증착되어, 높은 비등방물리적 특성을 가지고 있고, 깊은(deep) 자외선(UV) 영역에서도 투명하여 투명한 전계효과 트랜지스터뿐만 아니라, 도파관, UV디텍터, UV-visible 광학장치, 전자광학(EO) 등 다양한 분야에 효과적으로 적용할 수 있을 것으로 기대되고 있다.
- 보유기관
- 부산대학교
- 등록일
- 2007-12-28
반도체 메모리 장치의 기판 전압을 발생하는 전하 펌프
본 발명은 반도체 메모리 장치의 기판 전압을 발생하는 전하 펌프에 관한 것이다. 본 발명의 전하 펌프는 클럭 신호를 받아서 이를 반전시키는 인버터, 상기 클럭 신호와 제1 노드 사이에 연결된 제1 캐패시터, 상기 인버터의 출력단과 제2 노드 사이에 연결된 제2 캐패시터, 상기 제1 노드와 상기 제2 노드에 연결되며 상기 제2 노드에 접지 전압이 발생할 때 비활성화 되고 상기 제2 노드에 마이너스 전원전압이 발생할 때 완전히 활성화되는 제1 PMOS 트랜지스터, 및 상기 제1 노드와 제2 노드에 연결되며 상기 제1 노드에 접지 전압이 발생할 때 비활성화되고 상기 제1 노드에 마이너스 전원전압이 발생할 때 완전히 활성화되는 제2 PMOS 트랜지스터를 구비하고, 상기 제2 노드로부터 출력이 발생하는 전하 펌프를 제공한다. 따라서, 전하 펌프의 펌핑 효율이 향상되며, 전력 소모도 감소된다.
- 보유기관
- 고려대학교
- 등록일
- 2008-04-10
반도체의 불순물농도 측정장치 및 측정방법
본 발명은 열전탐침을 이용하여 반도체 불순물 농도분포를 나노스케일 및 정량적으로 측정하는 장치 및 방법에 관한 것으로서, 전도성 다이아몬드 탐침의 실리콘과 전도성 다이아몬드 박막이 이루는 열전쌍을 교류전류로 가열함과 동시에, 나노열전쌍 접점부의 온도변동을 측정하고, 또한 그와 동시에 상기 탐침의 첨단을 반도체 샘플과 전기적 접촉을 이루도록 접촉시킨 상태에서 상기 탐침과 반도체 샘플의 접점에서 발생하는 열전 전압를 측정하므로, 첫째로 다이아몬드 탐침과 실리콘 샘플의 접촉면의 열전계수를 측정하므로 측정되는 신호의 크기가 접촉면의 크기와 무관하게 일정 값을 가져서 정전용량과 같이 측정되는 신호의 크기가 접촉면의 면적에 비례하는 SCM(Scanning Capacitance MicroScopy)에 비해서는 높은 공간분해능을 가지고, 둘째로 측정되는 신호의 크기가 탐침과 실리콘 샘플 접촉면의 크기에 의하여 영향을 받는 SSRM(Scanning Spreading Resistance MicroScopy)에 비해 정량적 측정에 있어서 우월하고, 마지막으로 공간적 분해능에 있어서는 SThEM(Scanning Thermo-Electric MicroScopy)에 근접할 것으로 예상되어 실용성, 간편성 및 정량적 측정가능의 면에 있어서 훨씬 뛰어나다.
- 보유기관
- 고려대학교
- 등록일
- 2008-04-07
웰 구조를 갖는 ＣＭ ＯＳ소자
본 기술은 웰 구조를 갖는 CMOS 소자에 관한 것으로서, CMOS 로직 및 메모리 소자에서 웰(well) 구조를 변화시켜 고집적과 고속을 구현할 수 있도록 FinFET 유형의 소자에 적합한 웰 구조를 갖는 CMOS 소자에 관한 것이다. 특히, CMOS 기술에서 제안된 본 기술의 웰 구조를 적용하면 웰과 웰 사이의 거리를 크게 줄일 수 있을 뿐 아니라, 웰과 확산영역 사이의거리를 크게 줄일 수 있어 집적도를 개선하고 기생용량 성분을 줄 일 수 있기 때문에 동작속도를 개선할 수 있다.반도체 기판 위에 소정의 높이와 폭을 갖는 담장형 반도체 바디(구조물)가 형성되고, 소자 격리를 위한 절연막이 담장형 반도체 바디의 소정 높이까지 형성되며, 웰 내에 형성되는 소자에 대해 담장형 반도체 바디의 바닥 보다얕게 또는 소자 격리를 위한 절연막의 바닥보다 얕게 웰이 형성되고, 드러난 담장형 반도체 바디의 상부 표면 및 좌우측면에 표면처리를 거친 후 게이트 절연막과 게이트 전극이 순차적으로 형성되며, 상기 결과물에 소스/드레인 확산영역과 웰 콘택을 위한 확산영역이 형성되고, 소자 격리를 위한 산화막이 형성된 후 콘택홀과 금속배선이 형성된 것을 특징으로 하는 CMOS 소자를 제시한다
- 보유기관
- 경북대학교
- 등록일
- 2008-01-03
쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법
기술개요및특징본 기술은, 기판과, 기판상에 쇼트키 장벽으로 형성되는 소스 및 드레인과, 소스 및 드레인을 감싸며 기판상에 형성되는 게이트 유전체층과, 게이트 유전체층 상에 형성되는 게이트를 포함하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법을 제안한다.
- 보유기관
- 경북대학교
- 등록일
- 2008-01-03
블록 인터리버 및 그를 이용한 블록 인터리빙 방법
기술의 개요 - 본 기술은 블록 인터리버 및 그를 이용한 블록 인터리빙 방법에 관한 것으로, 특히 오버라이팅 방법을 이용하여 추가적인 인터리버 메모리가 불필요한 인터리버 및 그를 이용한 인터리빙 방법에 관한 것이다.기술의 구성 - 제 1 데이터 프레임 단위로 전송하는 채널의 데이터와 제 2 데이터 프레임 단위로 전송되는 데이터의 인터리빙을 수행하는 인터리빙부와 제 1 데이터 프레임 단위로 전송된 데이터의 인터리빙된 데이터에 제 2 프레임 단위로 전송되는 데이터의 인터리빙된 데이터를 오버라이팅하여 저장하는 인터리버 메모리부를 포함하여 이루어지는 것을 특징으로 하는 블록 인터리버로 구성된다. 기술의 효과 - 본 기술은 적은 메모리 사이즈로 같은 성능을 구현함으로써, 고속 통신 시스템의 인터리버(Interleaver)로 적합하다. 또한 필요한 인터리버 사이즈를 1/4 만큼 절약함으로써 FPGA(field-programmable gate array)나 주문형 반도체(application specific integrated circuit : ASIC)로 구현 시 용이하게 구현할 수 있다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2008-01-09
induction heating 적용 반도체 나노선 도핑 및 이종 구조 제조 장치
<기술의 개요>반도체 나노선 합성 시 in-situ 도핑과 이종구조 제작이 용이한 열처리 장치의 개발에 관한 것으로, induction heating 장치를 적용하여 효과적으로 온도를 상승시킬 수 있으며, 특히 chamber 내부의 유도가열에 따른 온도의 조절이 용이하도록 induction coil 외곽 부위에도 도천체를 위치하게 하여 효율적인 온도 조절이 가능하게 함으로써 나노선의 구조/특성을 제어할 수 있도록 하는 방법이다. 이때 온도의 조절은 열전도도를 활용하여 조절이 가능하며, 도전체의 두께, 폭 그리고 induction coil로부터의 거리 등을 조절함으로써 가능하게 되어, 기존의 furnace와는 다르게 효과적으로 온도의 상승 및 하강, 그리고 원하는 온도의 국부적인 가열 등이 가능하게 되는 장점을 가지고 있으며, 기판의 활용성도 증가시킬 수 있다. 이러한 방법을 통하여 반도체 나노선을 합성할 수 있으며, 나아가 반도체 나노선에의 in-situ 도핑, 반도체 나노선 이종구조 제작 등이 가능하게 된다.<기대효과>기존의 열처리 장치와는 다르게 유도가열 방법에 의하여 국부적인 가열 및 냉각이 가능하게 하며, 효과적으로 원하는 온도 구배가 조절 가능하도록 할 수 있다. 이러한 장치를 활용하여 반도체 나노선을 합성하고 합성 시 반도체 나노선의 특성 제어를 위한 균일하고 정밀한 도핑을 가능하게 하며, 다양한 형태 및 구조를 갖는 반도체 나노선의 제조를 제공하는 것을 특징으로 한다. 이러한 장치의 개발은 기존 방법과 동등하거나 우수한 특성을 갖는 반도체 나노선의 합성, 효과적인 도핑, 이종구조 제작, 대량 합성하는 방법을 제공할 것이다. 또한, 국부적인 가열 및 온도 조절의 용이성, 그리고 빠른 냉각 특성이라는 특장점 외에, 유도 가열의 특성상 유리 또는 폴리머와 같은 기판을 적용한 공정 개발도 가능하도록 하는 장점이 있다. 따라서, 고품질의 단결정 반도체 나노선의 합성, 정밀한 특성 제어, 다양한 구조 제작이 가능해짐에 따라 일차원 나노구조체 소자 집적화에 유리하며, 반도체 나노선 고유의 특징 즉 양자제한효과 등으로 인해 초고성능 나노 소자 제작이 기대된다.
- 보유기관
- 연세대학교
- 등록일
- 2008-01-10
광 펌핑 반도체 칩 및 그를 이용한 수직 외부 공동 표면방출 레이저 시스템
기술의 개요 - 본 기술은 광 펌핑 반도체 칩 및 그를 이용한 수직 외부 공동 표면 방출 레이저 시스템에 관한 것이다.기술의 특징 - 광 펌핑 반도체 칩은 제 1 전류 방지층 상부에 복수개의 흡수층들이 적층되어 있고, 그 흡수층들 사이 각각에는 양자우물층이 개재되어 있고 흡수층들의 최상위 흡수층 상부에는 제 2 전류 방지층이 형성되어 있으며, 제 2 전류 방지층 상부에 제 2 전류 방지층의 폭보다 작은 폭을 갖는 DBR(DISTRIBUTED BRAGG REFLECTION) 미러로 구성된다.기술의 효과 - 본 기술은 광 펌핑 반도체 칩의 DBR 미러를 펌핑광이 조사되는 일정면적만 남기고 나머지는 제거함으로써, DBR 미러의 체적을 작게 하여 열방출을 원활히 수행할 수 있는 효과를 도출한다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2008-01-16
고출력 반도체 레이저 다이오드 어레이 및 그의 제조방법
기술의 개요 - 본 기술은 고출력 반도체 레이저 다이오드 어레이 및 그의 제조방법에 관한 것이다.기술의 특징 - 화합물 반도체 기판의 상부에 N-클래드층, N-웨이브 가이드층, 활성층, P-웨이브 가이드층, 제 1 P-클래드층, 식각방지층(ETCHING STOP LAYER, ESL), 제 2 P-클래드층, 버퍼층, 캡층을 순차적으로 성장시키는 제 1 단계와 식각방지층의 상부에 제 2 P-클래드층, 버퍼층과 캡층이 적층된 리지가 상호 이격되어 다수개로 형성된 것으로 정의되는 리지 그룹들을 식각방지층의 상부에 각각 이격시켜 복수개로 형성하는 제 2 단계, 각각의 리지들 상부의 일부를 노출시키고 식각방지층의 상부와 각각의 리지들을 감싸며 유전체막을 형성하는 제 3 단계와 유전체막과 노출된 다수 리지들의 상부에 P-금속층을 형성하고, 화합물 반도체 기판의 하부에 N-금속층을 형성하는 제 4 단계를 수행하여 소자를 제조한다. 기술의 효과 - 본 기술은 다수의 리지들로 정의되는 리지 그룹을 복수개로 형성함으로써 반도체 레이저 다이오드가 발진시 열이 분산되어 온도 증가를 작게 할 수 있고, 전류가 좁은 리지내에서 비교적 균일하게 주입됨으로 광분포도를 안정화시킬 수 있는 효과를 발생시킨다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2008-01-17
웨이브 가이드형 반도체 레이저 다이오드
기술의 개요 - 본 기술은 웨이브 가이드형 반도체 레이저 다이오드에 관한 것이다.기술의 특징 - 본 기술은 제 1 클래드층과, 제 1 클래드층의 상부에 AL조성을 점차 증가시키면서 형성된 제 1 웨이브 가이드층, 제 1 웨이브 가이드층의 상부에 형성된 활성층, 활성층 상부에 AL조성을 점차 감소시키면서 형성된 제 2 웨이브 가이드층과, 제 2 웨이브 가이드층의 상부에 형성된 제 2 클래드층이 포함되도록 구성되는 것을 특징으로 한다.기술의 효과 - 본 기술은 알루미늄 조성이 증가되거나 감소되는 이중장벽으로 웨이브 가이드층을 형성하여 캐리어들의 이동을 원활히 하고, 활성층에 구속력을 증대시켜 광전특성을 향상시킬 수 있는 효과가 발생한다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2008-01-21
체적 탄성파 소자 및 그 제조 방법
기술의 개요 - 본 기술은 체적 탄성파 소자 및 그 제조 방법에 관한 것이다.기술의 효과 - 본 기술은 마스크로서 작용하는 유전체층의 제거를 통해 에어 갭(AIR GAP)을 형성함으로써 체적 탄성파 소자의 구조를 비교적 쉽게 형성할 수 있고, 또한 압전체로서 결함밀도가 낮은 측면 성장된 질화물 반도체를 이용함으로써 소자의 압전특성 등을 향상시킬 수 있을 뿐만 아니라, 측면 성장시 질화물계 반도체층에 실리콘(SI)이나 마그네슘(MG)을 첨가시켜 소자의 비저항을 조절하거나 인(IN)이나 알루미늄(AL)을 첨가시켜 압전 특성을 변화시킬 수 있는 등의 작업을 비교적 쉽게 수행할 수 있어 소자의 물성에 대한 제어가 용이하다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2008-01-21
선택적 영역 성장 기반 SLD 기술
<기술개요및특징>fiber optic sensor및 WDM system 테스트 용 등으로 사용되는 넓은 파장 대역 폭과 높은 출력을 가지는 반도체 광원실리콘 기반 초고속 광 인터커넥션 IC 과제는 정보통신부 IT원천기술개발 사업으로 2006년 2월 1일부터 시작되었다. 실리콘 인터커넥션 칩의 외부 광원으로 사용할 목적으로 2 차년도에 100 mW 급 SLD 개발 하였으며 3차년도에는 fiber pig-tailing이 된 SLD 모듈 개발을 계획하고 있다. 이 단계에 이르면 SLD 칩 및 모듈 기술은 완성도가 높아져 실리콘 기반 초고속 광 인터커넥션 IC 과제에서 활용하는 이외에도 시스템 업체에 sampling 할 수 있는 단계에 이를 것으로 예상된다. 이러한 SLD기술 개발의 결과를 기술이전을 통한 상용화의 시도를 통해 산업체 매출을 증대하고 SLD의 다른 응용 분야에서의 신시장을 확대하는 데 목적이 있다.<활용방안 및 기대성과>-WDM passive optical network의 broadband light source -OCT(Optical coherence tomography)의 광원 -광섬유 자이로스코프의 광원 -유기 가스 검출 센서 및 fiber-optic 센서의 광원 -WDM system test 용 광원 <기술이전범위>① SLD 칩 설계 기술 -SLD 칩 에피 설계도 -SLD 칩 제작용 마스크 설계도 ② SLD 칩 제작 공정 기술 - SLD 칩 제작을 위한 공정 흐름도 ③ SLD 칩
- 보유기관
- 한국전자통신연구원
- 등록일
- 2008-01-21
에스오아이 웨이퍼의 제조 방법
본 기술은 에스오아이 웨이퍼의 제조 방법에 관한 것으로, 기준 웨이퍼 상에 절연층을 형성하는 단계와, 결합 웨이퍼 상에 결합 웨이퍼보다 격자 상수가 큰 버퍼층을 형성하는 단계와, 트리트먼트 공정을 실시하여 버퍼층의 결함을 치유하는 단계와, 버퍼층 상에 스트레인드 실리콘을 형성하는 단계와, 결합 웨이퍼 내에 저전압 불순물 이온층을 형성하는 단계와, 기준 웨이퍼의 절연층과, 결합 웨이퍼의 스트레인드 실리콘을 결합하는 단계와, 열처리 공정을 통해 결합 웨이퍼의 불순물 이온층 부분을 벽개하는 단계 및 스트레인드 실리콘층 상의 SiGe버퍼층 및 잔류하는 결합 웨이퍼를 제거하는 단계를 포함하는 에스오아이 웨이퍼 제조 방법을 제공한다. 이와 같이 트리트먼트 공정을 통해 버퍼층의 디스로케이션을 해소하여 결함발생을 줄일 수 있고 이를 통해 웨이퍼의 들뜸 현상을 방지할 수 있으며, 우수한 표면 및 계면의 평활도와 박막 내의 결함 밀도가 낮은 스트레인드 실리콘을 포함하는 에스오아이 웨이퍼를 제조할 수 있다.
- 보유기관
- 한양대학교
- 등록일
- 2008-01-22
금 나노 입자를 이용한 나노 부유 게이트형 비휘발성메모리 소자의 제조 방법
본 기술은 금 나노 입자를 이용한 나노 부유 게이트형 비휘발성 메모리 소자의 제조방법에 관한 것으로서, 금 나노 입자를 사용하여 전기적 정보의 읽기, 쓰기, 저장이 가능한 나노 양자점을 형성하여 제조함으로써, 대용량, 고집적 특성을 가지는 동시에 저전력 및 고속동작이 가능한 금 나노 부유 게이트형 비휘발성 메모리 소자를 제조하는 방법에 관한 것이다. 이러한 본 기술의 금 나노 부유 게이트형 비휘발성 메모리 소자의 제조방법은, 반도체 기판을 준비하는 단계와, 반도체 기판 위에 터널 절연막을 형성하는 단계와, 터널 절연막 위에 금 나노 입자층을 형성하여 금 나노 입자로 이루어진 나노 양자점을 형성시키는 단계와, 금 나노 입자층 위에 컨트롤 절연막을 형성하여 금 나노 부유 게이트를 형성하는 단계를 포함한다.
- 보유기관
- 한양대학교
- 등록일
- 2008-01-22