일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 질화갈륨계 III-V족 화합물 반도체 소자 및 그 제조방법을 제공한다. ; 상기 질화갈륨계 III-V족 화합물 반도체 소자는 기판과, 상기 기판 상에 형성된 n형 및 p형의 GaN계 III-V족 화합물 반도체층 및 활성층으로 이루어진 반도체 소자에있어서, 상기 p형 GaN계 III-V족 화합물 반도체층 상부에 형성되며, Ir(또는 Ni,Pt), Ag, Ru, Ni, Au 금속층이 순차적으로 적층되어 이루어진 고반사율 오믹 전극을 포함한 것을 특징으로 한다. 본 발명의 Me(=Ir, Ni, Pt)/Ag/Ru/Ni/Au 오믹 전극은 산소 분위기 열처리를 통해 반사막 특성과 낮은 접촉저항 특성을 동시에 얻을 수 있는 전극형성공정을 포함한다. 상기에서 Ru/Ni/Au 중첩층은 산소 분위기 열처리시 Ag 반사층의 외부 확산과 산화를 방지하여 상기 오믹 전극의 반사율과 열적 안정을 증대시키는 역할을 한다. ; 이러한 Me(=Ir, Ni, Pt)/Ag/Ru/Ni/Au 오믹 전극을 채용하면, 소자 특성과 신뢰성이 동시에 개선된 질화갈륨계 III-V족 화합물 반도체 소자를 얻을 수 있게 된다. 질화갈륨계 ⅢⅤ족 화합물 반도체층을 이용하는 소자에 있어서, p형 오믹 전극 금속으로 Me(Ni, Ir, Pt), Ag, Ru, Ni, Au 금속 박막 다층을 포함하는 것을 특징으로 하는 질화갈륨계 ⅢⅤ족 화합물 반도체 소자.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 질화물 반도체의 이종접합 구조체 및 이를 포함하는 나노소자 또는 이들의 어레이에 관한 것으로, 본 발명에 의한 이중접합 구조체는 질화물 반도체 박막 위에 수직 성장된 질화물 반도체 나노구조체로 구성됨을 특징으로 하며 나노구조체의 나노접합에 의해 터널링이 쉽게 일어나 발광이 잘 일어나므로 특성이 우수한 발광소자를 구현할 수 있다. 질화물 반도체 박막 위에 질화물 반도체의 나노막대 또는 나노튜브가 유기화학증착법 또는 분자빔에피증착법에 의해 수직으로 성장된 구조를 가진 질화물 반도체 이종접합 구조체.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 기판상에 다중벽(쉘/코어) 구조의 나노바늘이 접합된 구조체에 관한 것으로서, 본 발명에 따라 기판상에 내열성 및 내식각성이 우수한 물질을 바늘형태로 증착 성장시킨 후 바늘 형태의 나노구조체상에 다양한 이종물질을 코팅시켜 제조된 접합구조체는, 물리적, 화학적으로 안정하고, 한쪽 끝의 곡률반경이 수 나노미터 이하로 예리하고 표면적이 넓은 나노바늘을 함유하여 이차전자 방출특성이 매우 우수하므로 PDP용 보호막 재료로서 유리하게 사용될 수 있다. 기판상에 다중벽(쉘/코어(shell/core)) 구조의 나노바늘이 접합된 구조체.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
폴리머로 표면처리하여 전기적 특성을 향상시킨 반도체 나노막대에 대해 개시한다. 그 나노막대는 비저항은 0.001 Ωcm 이상인 폴리머를 이용하여 표면처리되어, 적어도 1층 이상으로 코팅된 다중벽 구조, 양자우물 혹은 초격자 구조, p-n 접합 구조, 이종접합 구조 및 동종접합 구조를 이루며, 전계트랜지스터, 쇼트키(schottky)다이오드, p-n 접합 다이오드, 발광소자, 센서, 로직회로, 나노시스템, 집적회로 및 광소자에 이용될 수 있다. 비닐(vinyl)계 폴리머와 그 유도체 폴리머, 비닐계가 아닌 폴리머와 그 유도체 폴리머 중에서 선택된 적어도 하나를 이용하여 표면을 처리하는 반도체 나노막대.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
전면 방출형 유기 발광 다이오드를 제공한다. 본 발명은 양극 반사층으로 구성된 양극과, 발광층 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 음극을 포함하여 이루어진다. 상기 양극 반사층은 Ag, Al, Cu, Au, Pd, Pt, Li, Mg, K, Zn, Na 또는 이들의 조합막으로 구성하고, 상기 버퍼층은 Al/CuPc, CuPc/Al 또는 Al/CuPc/Al로 구성하고, 상기 음극은 ITO막으로 구성한다. 이와 같이 구성되는 유전면 방출형 유기 발광 다이오드는 제조 수율이 낮지 않으면서도 빛이 음극으로 용이하게 진행할 수 있다. 유리 기판 상에 양극 반사층으로 구성된 양극; 상기 양극 상에 형성된 정공 수송층; 상기 정공 수송층 상에 형성된 발광층; 상기 발광층 상에 형성된 버퍼층; 및 상기 버퍼층 상에 형성된 음극을 포함하여 이루어지는 것을 특징으로 하는 전면 방출형 유기 발광 다이오드.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로서, 본 발명에 따라 기판 위에 반도체 나노막대를 수직 방향으로 성장시킨 후 그 위에 질화물 반도체 박막을 증착시키면 저가의 다양한 대면적 기판 위에 품질이 우수한 질화물 반도체 박막을 증착, 성장시킬 수 있다. 또한, 본 발명에 따라 제조된, 반도체 나노막대가 함입된 형태의 질화물 반도체 박막은, 박막 내에 포함된 나노막대 틈새로 빛을 용이하게 방출해 낼 수 있어 내부산란을 획기적으로 감소시킬 수 있으므로 발광 다이오드 등과 같은 광소자 및 전자소자 등에 유리하게 이용될 수 있다. 기판; 상기 기판 상에 성장된 막대 모양을 갖는 다수의 반도체 나노 막대; 및 상기 반도체 나노 막대 사이와 상기 반도체 나노 막대 상부에 증착되어 분포되고 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 질화물 반도체 박막을 포함하는 질화물 반도체 소자.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
스핀 트랜지스터는 저전력 고속 소자에 적용할 수 있다. 기존의 반도체를 기반으로 하는 트랜지스터는 반도체 내의 전하를 전기장을 이용하여 제어하는데 비해 스핀 트랜지스터(Spin-FET)는 전하와 스핀을 동시에 제어하는 것으로 이러한 스핀 분극된 전하의 제어를 통해 스위칭 소자 및 논리회로 등에 이용할 수 있다. 이러한 스핀 트랜지스터의 핵심은 얼마나 큰 효율로 잡음이 없이 강자성체에서 반도체로 스핀 분극된 전자(spin-polarized electron)를 주입시키는가에 있다. 이차원 전자가스층 내에서는 채널을 지나가는 전자의 웨이브 벡터(k)와 수직한 전계(E)가 존재하면 스핀-궤도결합(spin-orbit coupling)에 의해 자장이 HRashba∝k×E 와 같이 발생한다. 이를 Rashba 효과라고도 하며 전류가 x 방향으로 진행하고 게이트 전압에 의해 전계가 z 방향으로 가해지면 y 방향으로 스핀궤도 결합효과로 유도된 자장이 생긴다. 이 자장에 의해 주입된 스핀은 프리세션(precession)을 일으키며 프리세션 각도를 게이트로 제어하는 것이 스핀 트랜지스터의 원리이다. 그 중 효율적인 스핀의 주입과 전달은 이 소자의 핵심이라 할 수 있다. 이러한 목적을 달성하기 위하여 본 기술은 화합물 반도체 기판, 이차원전자가스구조, 강자성체, 금속막 등으로 이루어져 있으면 이차원 전자가스 구조는 다양한 구현방법이 있으나 여기서는 InAs 채널을 이용한 구조로 설명한다. InAs 채널(1은 도핑이 되지 않은 In0.53Ga0.47As와 In0.52Al0.48As으로 이루어진 이중 크레딩 층에 의해 전하가 갇혀 높은 전자 이동도를 갖는 이차원 전자가스 층을 이루게 된다. 이차원 전자가스 층에 전하를 공급하는 전하공급 층은 그 아래 존재하며 버퍼 층을 이용해 InP 기판과 이차원 전자가스층에 격자 불일치 현상을 막을 수 있다. 본 기술에서는 밀링을 통해 배리어의 폭을 줄이는 방법을 사용하고 있다. 강자성체와 InAs 채널사이의 InAlAs 층은 모두 제거하고 InGaAs 층은 일부 또는 전체를 제거하여 원활한 스핀 전달을 할 수 있다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2007-08-29
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
ㅇ 목적 : 알루미늄의 산화처리가 없고 알루미늄산화막(Al2O3)과 동일한 절연특성을 보이는 알루미늄질화막(AlN)를 절연체로 사용하고, 강자성체인 코발트나 나노 입자를 형성시켜 코발트 나노 입자가 절연체인 알루미늄 질화물 내에 형성하여 코발트 입자와 입자사이에 투과 자기저항 현상을 발생시킬 수 있는 나노 스케일의 다층 박막 및 이를 이용한 자기메모리 소자를 제공하는데 목적이 있다.ㅇ 구성 : 절연체인 알루미늄질화막(AlN)을 1~3 나노미터 두께로 고정하여 전술한 알루미늄질화막 사이에 코발트(Co)층을 0.1~2.0 나노미터 두께로 삽입하여 알루미늄질화층/코발트층/알루미늄질화층의 3층 구조를 기본으로 하는 나노 스케일의 박막구조를 구성한다.ㅇ 효과 : 절연층인 알루미늄 질화물의 두께를 1~3nm로 하고 강자성체인 코발트 층의 두께를 2nm 이하로 할 때, 각 층간에 투과 자기저항 현상이 발생하여 자기저항(magneto resistance)의 변화율이 커서 자기센서, 자성 반도체 소자 등으로 활용할 수 있게 되는 효과가 있다. 기존의 절연체를 구성하는 재료는 알루미늄산화막(Al2O3)를 사용하고 있으나 알루미늄산화막을 형성하기 위해서는 기술적으로 어려움이 많고 그 산화막의 면 구조에 따라 자기저항의 크기가 많이 종속되는 문제가 있을 뿐만 아니라 투과 자기저항 효과를 유발하기 위한 외부 자장력의 크기가 상당히 크다는 단점이 있다. 본 기술은 종래의 문제점을 해결하기 위한 것으로서, 알루미늄의 산화처리가 없고 알루미늄산화막(Al2O3)과 동일한 절연특성을 보이는 알루미늄질화막(AlN)을 절연체로 사용하고, 그 사이에 강자성체인 코발트(Co)층을 삽입하는 것이 특징이다. 또한, 투과 자기저항의 특성은 온도가 증가할수록 저항치가 반비례하여 감소하는 특성이 있다.
- 보유기관
- 포항산업과학연구원
- 등록일
- 2007-11-02
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
- 반도체 발광 소자는 전자와 홀의 재결합에 기초하여 발광하는 반도체소자로서, 반응속도, 전력소모, 발열 등의 제반특성이 종래의 광원에 비해 매우 우수하여 광통신, 전자기기에서 여러 형태의 광원으로 널리 사용되고 있다. - 종래의 반도체 발광소자는 기판에 n형 클래드층(n형층), 활성층(발광층), p형 클래드층(p형층)이 순차적으로 적층되는 다층구조로 형성되며, 상기 n형층과 p형층에는 각각 전극이 부착된다. - 본 기술은 반도체 발광소자에 관한 것으로 보다 상세하게는 반도체 성장기판, n형 클래드층, 활성층, p형 클래드층의 적층으로 이루어지고 플립칩 방식으로 외부지지기판에 접착되는 반도체 발광소자에서, 활성층 및 클래드층을 적어도 하나 이상의 마이크로디스크 내지는 기둥의 형태로 형성하고 상기 발광층 및 클래드층으로 이루어진 기둥의 둘레를 유전체로 코팅하여 활성층에서 발생한 광자가 특정 방향으로 전반사되도록 하여 발광효율이 향상된 반도체 발광소자에 관한 것이다.- 기술은 반도체 발광소자의 활성층의 절연성 유전체로 둘러싸인 하나 이상의 작은 크기의 디스크 또는 기둥 내에 각각 형성됨으로서, 활성층에서 발생한 광자가 n형층으로 방출되도록 반사, 전반사되어 반도체 발광 소자의 발광 효율이 향상된다.
- 보유기관
- 한국광기술원
- 등록일
- 2007-11-12
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 투명전극을 구비한 질화갈륨계 반도체 발광 소자에 있어서, 상기 투명 전극이 산화 아연, 산화 주석, 산화 갈륨, 산화 알루미늄 및 산화 인듐으로 형성된 다성분계 투명 산화물로 이루어진 것을 특징으로 하는 질화갈륨계 반도체 발광 소자에 관한 것이다. 본 발명의 질화갈륨계 반도체 발광 소자는 투명 전극으로 다성분계 투명 산화물을 사용함으로써, 발광한 빛의 투과율과 발광 효율 및 출사 효율이 높다. 종래 발광 효율, 추사 효율이 개선된 잘화갈륨계 반도체 발광 소자이다본 발명의 질화갈륨계 반도체 발광 소자는 투명 전극으로 산화 아연, 산화 주석, 산화 갈륨, 산화 알루미늄 및 산화 인듐으로 형성된 다 성분계 투명 산화물을 사용함으로써, 발광한 빛의 투과율을 높일 수 있으며, 발광 효율 및 출사 효율을 개선시킬 수 있어 성능이 개선된 LED 및 LD로서 작용할 수 있다. 해당 기술 분야의 숙련된 당업자라면 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
- 보유기관
- 한국광기술원
- 등록일
- 2007-11-12
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 비휘발성 메모리 소자인 MFSFET소자의 동작을 예측하는 방법과 상기 소자를 사용한 뉴로-디바이스의 적응형 학습회로에 관한 것으로, 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자의 동작예측방법에 있어서, 피로현상에 따라 산소공공이 강유전체 박막의 하부전극 계면주위에 축적되어 유전체층을 형성하는 MFDM 커패시터의 전기적 변위 벡터 D(t)의 시간미분형태를 얻는 제1과정과, 강유전체 박막에 부하저항이 직렬로 연결된 회로에서 시간에 따른 강유전체 전체전압을 구하여 부하저항 양단에 흐르는 스위칭 전류를 측정하여 피로현상에 따른 스위칭 특성을 얻는 제2과정과, MFDS(Metal-Ferroeletric-Dielectric-Semiconductor) 소자의 전체 커패시턴스, 각 부분별 전압을 산출하여 게이트 전압에 따른 반도체 표면전위(Vs), 강유전체층 전압(V_F), 산소 공공층 전압(V_ox)의 상관관계를 획득하여 상기 비휘발성 메모리 소자의 피로특성을 정량화하는 제3과정으로 이루어짐을 특징으로 한다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성광촉매 활성을 이용한 반도체 소자의 산화막 형성 방법이 제공된다. 본 발명의 일 실시예에 따른 광촉매 활성을 이용한 반도체 소자의 산화막 형성 방법은, 광 투과가 가능한 제 1 기판 상에 광촉매층을 증착하는 단계, 광촉매층이 증착된 기판을 제 2 기판 상에 위치시키는 단계 및 소정의 온도 분위기에서 광촉매층이 증착된 기판에 자외선을 포함하는 광(光)을 조사(助射)함으로써 제 2 기판 상에 산화막을 형성하는 단계를 포함한다.*기술적 배경최근 사용 영역이 급속도로 확산되어 가고 있는 TFT-LCD(Thin Film Transistor Liquid Crystal Display) 등의 평판 디스플레이 장치에 사용되는 트랜지스터의 게이트 산화막의 경우, 종래 게이트 산화막의 공정 조건에 비해 저온 환경일 것임이 추가로 요구되고 있다.특히, 구동 회로를 동일 유리 기판 상에 형성하는 폴리 실리콘(Poly-Si) TFT-LCD의 경우에는 게이트 절연막으로 실리콘산화막(SiO2)을 사용하는데, 통상의 폴리 실리콘 공정이 900℃ 이상의 고온 공정인데 반해, 유리 기판의 특성상 400℃ 이하의 저온 조건을 요구하고 있다.*중요성 및 독창성종래에는 폴리 실리콘 TFT의 게이트 산화막 형성시 PECVD(Plasma Enhanced CVD) 공정을 주로 사용하였으나, 이는 기판이 플라즈마에 직접 노출되므로 플라즈마에 의해 폴리 실리콘과 SiO2의 계면 특성이 열화된다는 문제점이 있었다. ICP나 ECR등의 고밀도 플라즈마를 이용한 PECVD의 경우에는 플라즈마에 의한 데미지(damage)를 상대적으로 감소시킬 수 있으나, TFT-LCD와 같은 대면적 직사각형 형태의 기판에 적용할 경우 균일도를 얻기 어렵다는 문제점이 있다. 따라서, 고박막의 게이트 산화막을 저온 환경에서 안정적으로 형성시킬 수 있도록 하기 위한 방안이 요구되고 있다. 이에 본 기술은 저온에서 신뢰성 있는 산화막을 제공한다는 점에서 기술의 우수성이 인정된다.*적용제품 및 경쟁제품본 기술은 최근 사용영역이 넓어져 가고 있는 TFT-LCD 등의 평판 디스플레이 장치에 적용이 가능할 것으로 판단된다. 본 기술의 경쟁제품으로는 미세박막 기술을 제공하는 기술들일 것으로 판단된다.*특징 및 장점첫째, 신뢰성 있는 저온 공정을 통해 반도체 소자에 산화막을 형성시키는 방법을 제공하는 것이다. 광촉매 활성을 이용한 반도체 소자의 산화막 형성 방법에 따르면, 이산화 티타늄(TiO2) 등과 같은 광촉매 물질에 자외광을 조사함으로써 발생되는 활성 산소종(active oxygen species)의 확산을 이용하여 반도체 산화막을 형성시킬 수 있게 된다. 이에 따라, 저온 공정을 통해 안정적인 극박막의 산화막을 형성할 수 있게 된다는 등의 장점이 있다.둘째, 활성 산소종의 확산에 의한 산화막의 형성은 그 성막 속도가 상대적으로 더디기 때문에, 통상의 방식들에 의한 산화막의 형성에 비해 보다 극박막인 산화막의 형성이 가능하다는 추가적인 장점도 얻을 수 있다.
- 보유기관
- 강원대학교
- 등록일
- 2007-12-28
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
기술의 특징 : 1. RF Plasma를 이용한 나노기능성 분말 개발 - 초미세립 강자성과 연자성상간 교환상호작용 극대화를 통한 고성능 자성분말 개발 - DIsplay용 형광체 분말, 신기능성 분말 개발 및 대량생산 기술개발 (magnetic, electric, electronic, energy,optic, enviromental,...)2. 나노 결정구조의 자성분말 대량생산 기술 및 공정개발 - Plasma Arc 기술을 이용한 Nd2Fe14B + Nd2Fe14B + Fe3B 구조의 나노결정립 자성분말 대량양산 기술개발 - RF Plasma Combustion 기술을 이용한 나노 금속 및 산화물 양산 기술개발 - 나노분말 후처리 공정 개발(Heat treatment, compounding, pressing, magnetizing 등)3. Nano Clusters 및 Micromagnetics의 Computer Simulation - 고성능 소형 모터용 다극 rotor 설계 및 착자 기술개발 - 압축 성형 전산모사를 통한 고성능 소형모터용 rotor개발 - 슈퍼컴퓨터 이용 Nanoscale magnetic simulation기술의 장점 : 1. 본 기술에 의해 제조된 유전체 유리는 중금속인 납이나 비스무스를 함유하지 않기 때문에 환경친화적인 장점을 가짐2. 가시광선 투과율이 높고, 유리화 온도가 낮으며, 유전상수가 적절하기 때문에 PDP용 상판 유전체의 재료로 적합한 투명유전체 조성물을 제공
- 보유기관
- 포항산업과학연구원
- 등록일
- 2007-12-28
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 웨이퍼 뒷면에 전원공급장치가 내장된 반도체용 실리콘 웨이퍼에 관한 것으로, 종래 활용되지 않는 웨이퍼의 뒷면에 전원공급장치를 제조함으로서 칩 자체에 전원을 갖출 수 있으므로 반도체칩의 전력원으로 사용될 수 있게 되어 반도체칩의 효율을 배가시킬 수 있고 또한 반도체칩이 아니라 웨이퍼에 전원공급장치를 설치함으로써 제조공정이 매우 간단하고 어떤 형태의 칩에도 전지를 장착할 수 있는 매우 뛰어난 효과가 있다.
- 보유기관
- 경상대학교
- 등록일
- 2007-12-31
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
<기술의 개요>본 기술은 스태틱 램(SRAM, Static Random Access Memory)에 관한 것으로서, 보다 상세하게는 1-V 이하의 초저전압 동작시 주요 문제가 되는 SRAM 셀의 SNM(static noise margin)과 셀 전류의 크기를 개선하기 위하여 이중 승압 셀 바이어스 기법으로 새롭게 설계된 스태틱 램에 관한 것이다.본 기술은 이중 승압 셀 바이어스 기법을 이용한 스태틱 램에 있어서, 워드라인, 비트라인, 셀 파워 라인에 연결된 메모리 셀; 입력단으로부터 입력받은 전압을 승압시키는 부스팅 전압 발생 회로; 부스팅 전압 발생 회로에 의해 승압된 제1 레벨 전압으로 워드라인을 구동시키는 로컬 로 디코더; 및 부스팅 전압 발생 회로에 의해 제1 레벨과 다른 레벨로 승압된 제2 레벨 전압으로 상기 셀 파워 라인을 구동시키는 셀 파워 디코더를 포함하고, 부스팅 전압 발생 회로가 읽기 및 쓰기 동작시 상기 메모리 셀의 워드라인과 셀 파워 라인을 서로 다른 레벨로 동시에 승압하는 것을 특징으로 하는 스태틱 램을 제공한다.<기술 특징>본 기술에 의하면, 읽기 및 쓰기 동작시 선택된 SRAM 셀의 워드라인과 풀업 PMOS 트랜지스터의 소스(source)에 연결된 셀 파워 라인을 서로 다른 레벨로 동시에 승압함으로써 SRAM 셀의 SNM과 셀 전류의 크기를 증가시키는 효과를 가진다. 또한, 이중 승압 셀 바이어스 기법에 의해 셀 면적의 증가 없이 충분한 SNM을 확보함과 아울러, 증가된 셀 전류에 의해 동작속도를 개선시키는 효과를 가진다. 나아가, 읽기 및 쓰기 동작시 이중 부스팅 전압 발생 회로에 의해 동시에 부스팅 동작을 수행함으로써 서로 다른 레벨의 전압을 생성함과 아울러, 부스팅 회로의 프리 차지 회로의 동작에 의해 대기상태시의 전력 소모를 줄이는 효과를 가진다.
- 보유기관
- 경북대학교
- 등록일
- 2008-01-03
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
<기술의 개요>본 기술은 플래시 메모리 소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 MOS 기반 플래시 메모리 소자의 축소화 특성과 성능을 개선하고 메모리 용량을 늘리기 위한 새로운 소자 구조에 관한 것이다.<기술의 특징>본 기술에 의하면 기존의 공정과 양립성이 있고, 쉽게 구현이 가능한 고집적, 고성능, 2 bit 구현이 가능한 함몰채널 기반의 새로운 소자 구조를 제시한다. 이렇게 제안된 소자는 함몰된 채널 내에 전하저장을 위한 노드를 스페이서 형태로 형성하여 2차원 상의 셀 면적을 크게 줄이면서 2 bit가 가능하고 짧은 채널효과가 억제되는 구조를 갖는다. 또한, 함몰된 실리콘 표면 주변의 절연막을 선택적으로 약간 제거하면 함몰된 채널의 표면 뿐만 아니라 측면이 드러나고 이 상태에서도 스페이서를 형성하여 저장노드로 이용하게 되면 채널에 대한 제어전극의 통제능력을 개선하고 소자의 on/off 특성을 개선할 수 있다.
- 보유기관
- 경북대학교
- 등록일
- 2008-01-04
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
<기술의 개요>본 기술은 플래시 메모리 소자에 관한 것으로서, 특히 극소(또는 나노) 크기의 게이트 길이를 갖는 플래시 메모리 소자의 문턱전압 산포 및 내구성 개선을 위한 새로운 형태의 플로팅 게이트 구조를 갖는 플래시 메모리 소자에 관한 것이다.<기술의 특징>본 기술에 의하면, 반도체 기판 위에 터널링 절연막이 형성되고, 결과물 위에 얇은 층의 제1 저장전극과 두꺼운 층의 제2 저장전극, 얇은 층의 제3 저장전극이 순차적으로 적층되어 다층구조의 플로팅 게이트가 정의되며, 결과물 위에 전극간 절연막과 제어전극이 순차적으로 형성되고, 결과물 양측벽 하부의 반도체 기판에 소스/드레인이 형성된 것을 특징으로 하는 플래시 메모리 소자를 제시한다. 따라서, 본 기술은 기존의 공정과 양립성을 갖도록 하며, 쉽게 구현이 가능하도록 함으로써 미래의 고집적 플래시 메모리에서 문턱전압의 산포 감소, 내구성의 증가 및 수율을 개선할 수 있다.
- 보유기관
- 경북대학교
- 등록일
- 2008-01-04
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
<기술의 개요>본 기술은 PMOS 게이팅 셀을 이용한 강유전체 메모리를 제공하기 위한 것으로, 하나의 PMOS 액세스 트랜지스터와 하나의 강유전체 커패시터로 PMOS 게이팅 셀을 구성하고, PMOS 게이팅 셀의 플레이트는 데이터 노드에 서로 다른 극성의 전압을 인가할 수 있도록 그라운드에 접지되며, VDD 혹은 -VDD 전압이 비트라인을 통해 셀 데이터 노드에 인가되도록 구성함으로서, PMOS 게이팅 셀을 이용하여 메모리 셀 효율을 향상시킬 수 있게 되는 것이다.<기술의 특징>본 기술에 의한 PMOS 게이팅 셀을 이용한 강유전체 메모리는 PMOS 게이팅 셀을 이용하여 메모리 셀 효율을 향상시킬 수 있는 효과가 있게 된다
- 보유기관
- 경북대학교
- 등록일
- 2008-01-04
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
<기술의 개요>본 기술은 휴대용 기기의 플래쉬 메모리를 초기화하는 방법에 관한 것이다. 플래쉬 메모리 초기화 방법은,휴대용 기기의 초기 부팅시에 플래쉬 메모리에 대한 불량 검사를 수행하지 않고, 불량 블록 목록을 널(NULL)로 설정하고, ’플래쉬 메모리 초기화 플래그’를 ’FALSE’로 설정하는 단계, 상기 휴대용 기기가 부팅 후 유휴상태인지 여부를 확인하는 단계,만약 휴대용 기기가 유휴 상태인 경우, 플래쉬 메모리의 각 블록에 대해 순차적으로 불량 여부를 검사하고, 불량 블록은 불량 블록 목록에 추가시키는 단계, 및 플래쉬 메모리의 모든 블록에 대한 불량 여부 검사가 종료되면, ’플래쉬 메모리 초기화 플래그’를 ’TRUE’로 설정하는 단계를 구비하여 휴대용 기기가 유휴 상태일때 플래쉬 메모리를 검사하여 휴대용 기기의 초기 부팅 시간을 감소시킨다.<기술의 특징>본 기술에 따른 플래쉬 메모리 초기화 방법에 의하여, 휴대용 기기의 부팅 시간을 감소시킬 수 있게 된다.또한, 휴대용 기기의 유휴 상태에서 플래쉬 메모리 초기화 작업을 수행함으로써, 휴대용 기기의 부팅 시간도 감소시키면서, 불량 블록 목록도 효율적으로 작성할 수 있게 된다.
- 보유기관
- 경북대학교
- 등록일
- 2008-01-04
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
기술의 개요 - 본 기술은 반도체 레이저 다이오드에 관한 것이다.기술의 특징 - 본 기술은 N-화합물 반도체 기판의 상부에 N-클래드층, 활성층과 제 1 P-클래드층이 순차적으로 형성된 적층구조와, 제 1 P-클래드층의 상부 중앙에 형성되고 리지(RIGDE) 형상인 제 2 P-클래드층, 리지 형상의 제 2 P-클래드층의 상면을 제외한 양측면과 제 1 P-클래드층의 상면에 형성된 P-조절 리지층, P-조절 리지(ADJUSTABLE RIDGE)층의 상부에 형성된 N-전류방지층, N-전류방지층, P-조절 리지층과 리지 형상의 제 2 P-클래드층의 전면에 형성된 P-캡층 및 P-캡층의 상부와 화합물 반도체 기판의 하부 각각에 형성된 금속층으로 구성된다.기술의 효과 - 본 기술은 소자의 수평 방사각 특성을 저해하지 않으면서 동시에 소자의 동작 전압 특성을 개선하여 소자의 신뢰성을 개선시킬 수 있는 효과를 도출한다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2008-01-21
상세보기