일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 큰 해독 (READ) 전류와 간단한 제조 과정을 갖는, 실리콘의 절연체 (SOI) 기질 위에 캐퍼시터가 없는 DRAM (CDRAM) 셀에 관한 기술 개발이다. CDRAM의 크기는 캐퍼시터가 없는 단 하나의 트랜지스터이기 때문에 초고밀도 메모리 응용에 매우 적합하다. SOI 기질을 이용함으로써 CDRAM 셀을 만드는 것이 가능할 뿐만 아니라, 그것의 제조 과정을 매우 단순하게 할 수 있다. CDRAM은 활동 문턱과 유사한 동작 개념을 도입하고 있다. 따라서, 커다란 캐퍼시터가 불필요하다. 그러나, 정밀하게 조절된 주입에 의해 형성된 전하가 저장되는, 예전의 제안된 활동 문턱 셀들과는 다르게, CDRAM에서는 전하가 문턱 전압을 조절하기 위하여 박막 실리콘 필름에 저장되어진다. CDRAM 셀에서 전하 해독의 양은 보통의 DRAM 셀에서의 해독량을 초과한다. 한편, CDRAM 프로세스는 기존에 사용되고 있는 일반적인 SOI CMOS 프로세스 그리고 완전히 보상적인 SOI BiCMOS 프로세스를 대체하기에 적합하고, 미래형 SOI VLSI 회로에 대체될 만한 우수한 기술이다. 본 기술은 큰 해독 전류, 알파-입자에 의해 유도된 단일-규칙적 혼란 그리고 단순한 제조 과정을 거치는 특성을 갖는 SOI 기질을 바탕으로 개발되었다. 특히, 본 기술을 사용함에 따라 다양한 기능을 얻기 위한 장치 개발에서 발생하는 많은 문제점을 해결할 뿐만 아니라 제조 과정을 매우 단순화 할 수 있다. 본 기술의 CDRAM에서, 전하는 실리콘 절연체 기질에 있는 박막 실리콘 필름의 앞 표면에 저장된다. 저장된 전하는 해독 트랜지스터의 기능 (예, MODFET의 문턱 전압)을 조절한다.캐퍼시터를 사용하지 않음에 따라 실리콘 면적 확대 가능캐퍼시터를 사용하지 않음에 따라 더 적은 면적에서 실행 가능한 장치 개발 가능여러가지 반도체 기술에 적용 가능단일 트랜지스터를 사용함에 따라 생산단가의 저하
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
SOI집적 회로 기술은 기존의 기술들에 비하여 많은 장점을 가지고 있으나, SOI기술에서 나타나는 근본적인 표류체 효과와 높은 소스/드레인 직렬 저항은 몇가지 문제점을 안고있다. 본 기술은 이런 문제들을 해결하기 위한 것으로, 첫째, 낮은 경계체 접촉 형태는 전류의 수집을 위해 표류체에 기질이 접촉하게 함으로써 표류체 효과를 제거한다. 둘째, 본 기술로 제조된 MOSFET는 벌크 타입 출력 저항, 높은 트랜지스터 전압 이득 그리고 낮은 플래커 잡음 특성을 나타낸다. 이러한 특성은 아날로그 장비에 적용하기 알맞은 특성이다. 셋째, 본 기술의 형태를 이용하면 장비가 차지하는 공간은 매우 작아지고, 기존의 형태에 비하여 기질 전류 수집에 매우 효과적으로 된다. 그 예로 후퇴 채널 MOSFET는 두꺼운 소스/드레인 지역과 얇은 채널로 구성되어 있다. 소스/드레인 지역에서 두꺼운 실리콘 필름은 규화물 없이 소스/드레인의 직렬 저항을 낮춘다. 이러힌 기술을 바탕으로 새로이 개발된 본 기술을 적용하면, 전류 수집을 위한 접촉을 만들 때 소스/드레인 지역에서 실리콘 소비에 대한 걱정이 없이 초박막 SOI MOSFET가 제조될 수 있다. 동작 전압을 낮추기 위해서는 문턱 전압이 낮아져야 하는데, 문턱 전압이 낮아지게 되면 트랜지스터 누출이 커지고 전력 소비가 커지게 된다. 본 기술에 적용된 회로에서의 속도-민감성 그리고 누출-비민감성 부분은 기존 MOSFET의 문제점을 해결하면서 문턱 전압을 더 낮출 수 있다. 본 기술의 또 다른 특성으로는, 완전히 고갈된 SOI MOSFET와 불완전하게 고갈된 SOI MOSFET는 같은 칩에서 제조 될 수 있다. 후퇴된 채널 구조를 가진 완전히 고갈된 SOI 트랜지스터는 천공과 꼬임 효과의 억제 때문에 디지털 회로에 적합하고, 낮은 경계체 접촉을 가진 비완전 고갈 SOI 트랜지스터는 아날로그 회로에 이상적이다. 따라서 본 기술은 아날로그와 디지털에 적합한 회로를 하나의 칩에 제조할 수 있다. 한편, 정전기의 방전 보호를 위하여, 버퍼 트랜지스터는 반도체 필름과 파묻힌 산화물 층을 제거함으로써 SOI에 인접한 기질에 직접적으로 제조할 수 있다.다양한 장치가 하나의 칩에서 제조 가능천공과 꼬임 효과의 억제 가능적은 면적에서 제조가 가능하고, 기질 전류 수집에 매우 효과적임l정전기 방전 억제 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 반도체 장치와 제조 과정 그리고 초고밀도 집적회로에 유용한 자발적 정렬 MOSFET 구조와 관련한 기술로, 높은 속도를 가지고, 자발적 정렬이 일어나는 MOSFET의 제조 기술이다. MOSFET 기술은 마이크로프로세서, ASIC 그리고 반도체 메모리에 응용되는 초고밀도 집적회로에 많이 적용되고 있다. 높은 속도 MOSFET 장치는 장치의 채널에 천공 마개 (stopper) 지역을 포함한다. 마개 지역은 게이트 전극을 통하여 고 에너지 이온 주입에 의해서 형성되고, 채널과 함께 자발적 정렬이 된다. 즉, 천공 마개는 게이트 전극 골격를 통하여 그리고 채널 안으로 고 에너지 이온 주입에 의하여 게이트 전극이 형성된 후 MOSFET 장치의 채널 지역에서 형성되며, 이로 인해 채널 지역에 중심적으로 위치한 천공 마개를 가진 게이트 전극 하에서 마개의 자발적 정렬이 이루어지고, 장치의 접합 캐패시턴스가 감소한다. 마개 지역은 소스와 드레인 지역이 형성되기 전후와 소스와 드레인 도펀트 삽입침과 같은 마스킹 단계에서 형성될 수 있다. 문턱 조절 삽입침은 동시에 제조될 수 있다. 본 기술에서 채널 지역에 있어서 국부적, 퇴화된 (retrograded) 도핑이 절실히 요구되며, 이는 소스와 드레인 지역이 얇게 도핑된 기질에서 겹쳐지는 것을 방지할 수 있다. 이것은 접합 캐패시턴스를 작게 유지할 수 있게한다. 퇴화된 도핑은 채널에서 높은 불순물 농도를 사용하지 않고도 튼튼한 천공 마개를 만들 수 있으며, 이동도 저하를 막을 수 있다. 기존에는 이런 문제점을 해결하기 위해 추가적인 회로 기판 설계 과정을 거쳤었다. 그러나, 이 과정은 제조 단가를 상승시키고, 자발적 배열이 억제시키는 문제가 있었다. 이런 문제를 해결하기 위해서는 추가적으로, 많은 양의 도펀트를 조사해야만 했다. 그런데, 도펀트 양을 늘리게 되면 이동도는 저하하고, 접합 캐패시턴스는 상승하는 또다른 부작용을 낳게 된다. 접합 캐패시턴스가 줄어들게 되면, 게이트 지연 시간은 40%이상 감소된다. 따라서, 이를 극복할 수 있는 본 기술을 사용하면 접합 캐패시턴스가 줄어들게 되고, 아울러 동작 속도는 빨라지게 된다.동작 속도가 빨라지고, 자발적 정렬이 이루어지는 MOSFET 제조접합 캐패시턴스를 낮게 하고, 이동도 저하를 막을 수 있음기존 문제점 해결을 위한 기술에 비해, 단가를 낮출 수 있다.다양한 반도체 응용 분야에 적용 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 0.6V의 극도로 낮은 동작 전압에서 동작하는 트랜지스터의 동작 특성과 구성 형태에 관한 것이다. 최근 고성능 저 전력소비 시스템에 대한 요구가 급속히 늘어나고 있는 추세에 따라 성능이 향상되고 처리 속도가 빨라진 장치들이 많이 개발되고 있어 기술 개발은 많이 향상되었지만, 휴대용 기기나 장치들의 수요가 급격히 늘어나면서 크기를 줄이고, 저 전력소모로 오랫동안 사용할 수 있은 장치를 필요로 되고 있다. 절연체 구조 위의 실리콘에 형성된 MOSFET처럼 절연된 게이트 전계 트랜지스터는 턴 온 전압을 줄이고 극도로 낮은 단계까지 전력 공급 전압 (예, 0.6V)의 한계를 낮추기 위하여 몸체 연결하는 게이트를 포함하고 있다. 몸체 접촉은 기본적인 필름에 대해 다중실리콘 게이트에서 접촉 창을 통해서 금속에 의하여 이루어진다. 다중실리콘 게이트는 게이트 절연물에서 접촉 창을 통하여 직접적으로 실리콘 필름에 접촉할 수 있다. 또, 다중실리콘 게이트와 몸체에 대하여 분리된 접촉도 이루어질 수 있다. 한편, 외부 바이어스 발생 회로는 낮은 문턱 전압 장치가0.6V 이상의 공급 전압에서 동작할 수 있도록 한다. 즉, 작은 전계 트랜지스터는 더 큰 트랜지스터를 위하여 전면 (forward) 몸체 바이어스를 공급한다. 작은 트랜지스터는 전면 몸체 바이어스을 전력 공급 전압임에도 불구하고 0.6V까지로 제한하고 있다. 그러므로, V.sub.dd는 0.6V를 넘지 않는다. 이것은 클럭 드라이버와 큰 버퍼들과 같은 큰 트랜지스터를 필요로 하는 회로에 유용하다. 이런 연결은 큰 트랜지스터가 같은 크기의 정규의 트랜지스터보다 더 높은 전류 운동을 가지게 될 것이다. 본 기술의 기반이 되는 SOI 기술은 준-마이크로 게이트 기술을 사용하여 초고밀도 집적 회로에 적용될 수 있다. SOI는 지지하는 벌크 웨이퍼 위에 절연 층을 덮어쒸운 반도체 물질 층으로 이루어져 있다. 구조는 존 멜팅과 재결정 (ZMR), 삽입된 산소에 의한 분리 (SIMOX)법 등에 의하여 형성된다. 전형적으로, 구조는 단결정 실리콘 기질에 묻혀진 실리콘 산화물 층 위에 단결정 실리콘 필름으로 이루어져 있다.매우 낮은 전압 (0.6V)에서 동작하는 장치낮은 동작 전압에 따른 매우 낮은 전력 소비
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 sub-5 나노미터 박막 산화물 기술에 대해 산소 주입을 사용함으로써 다중의 게이트 산화물 두께를 성장시키는 기술이다. 기술적으로 매우 진보된 sub-5나노미터 실리콘 웨이퍼는 논리 회로, 메모리 요소 그리고 공급 전압 등의 다양한 요소들이 조합된 결합체라고 할 수 있다. 이런 다양한 요소들의 결합은 단일 웨이퍼 위에 다중의 게이트 산화물 두께를 필요하게 한다. 게이트의 산화 전에 실리콘 기질에 대해 질소를 주입하면 주입된 영역에서 열적 산화물 이온 비율을 감소시킴으로써 다중의 게이트 산화물 두께를 형성할 수 있다. 그렇지만, 많은 질소 주입은 주입된 영역이상으로 성장한 게이트 산화물의 신뢰성을 떨어뜨리게 된다. 본 기술은 실리콘 웨이퍼 위에 다중의 게이트 산화물 두께를 만들어 내기 위하여 선 (먼저)- 산화와 후 (나중)- 다중 침전 산소 주입 방법을 사용하고 있다. 이런 방법으로 제조하면, 질소 주입 산화물과 통제된 (주입되지 않은) 산화물에 비하여 더 나은 QBD 특성을 얻을 수 있다. 특히, 산소 주입법을 사용함으로써 산화물의 특성을 떨어뜨리지 않고 20 옹그스트롱 (10–10) 까지 산화물 두께를 조절할 수 있다.20 옹그스트롱까지 산화물 두께 조절 가능단일 실리콘 웨이퍼 위에 다중의 게이트 산화물 두께 증착 가능주입된 영역 이외에서도 게이트 산화물의 신뢰성 향상
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 긴 메모리 보유시간을 가지면서 빠른 프로그래밍이 가능한 특별한 플래쉬 메모리 장치이다. 반도체 메모리 셀에 대한 규모의 확대 메모리 배열 크기의 증가는 생산 단가의 저하, 전력 소비의 저하와 함께 고밀도, 고성능의 차세대 셀 설계에 대한 필수 요건이다. DRAM의 경우는 캐패시터의 크기와 빈번하게 발생하는 순간적 고전력소비 때문에 규모를 크게 하기 어렵다. 반면에, 플래쉬 EEPROM은 빈번한 고전력소비가 없고, 규모를 크게하는 것도 가능하지만, 프로그램의 속도가 너무 느리다는 단점이 있다. 단일 산화물 터널링 층을 가진 전통적인 플래쉬 메모리들은 비록 낮은 경계 터널링 층은 메모리 보유 시간이 감소한다는 단점과 터널링 경계가 너무 높다는 문제점이 있다. 더 나은 프로그래밍/지우기/ 메모리 보유시간 증가를 위해서는 터널링 층 구조의 새롭게 디자인하는 것이다. 본 기술은 이런 단점을 보완하기 위하여 여러 개의 터널링 층을 가진 플래쉬 메모리를 개발한 것이다. 본 기술의 일반적인 다중 터널링 층 구조는 다른 플래쉬 메모리 형태에도 응용이 가능하다.메모리 보유 시간의 향상빠른 프로그래밍이 가능다른 형태의 플래쉬 메모리에도 응용 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
양자 점과 양자 선 레이져 다이오드는 벌크 헤테로와 양자 우물 레이져 다이오드보다 더 많은 잇점을 가진다. 즉, 더 낮은 문턱 전류, 문턱 전류의 향상된 열적 안정성, 더 높은 특징적 이득, 흩뿌려진 피드백 레이져을 위한 분산자로서 양자 점과 양자 선의 사용, 작은 면에서 불필요한 비-방사 열을 예방하기 위한 양자 점과 양자 선에서 캐리어들의 국한 (위치부여) 그리고 음향양자와의 상호작용이 거의 없는 점 등의 장점을 가진다. 양자 점은 격자 상수 차이에 의한 왜곡 에너지를 이용함으로써 만들어진다. 한편, 양자 선은 약간의 잘못된 절단 각을 갖는 반도체 기질에서 원자 단일 층의 단들 (계단들)을 사용함으로써 만들어진다. 그러나, 이러한 방법에 의한 제조는 작은 구조의 크기 그리고 일정치 않은 크기 분포와 위치 제어에 대한 문제점이 있다. 기존의 전자 빔 회로 기판 인쇄술은 이러한 문제점을 해결할 수 있으나, 양자 점과 선을 제조하기 위하여 많은 시간을 요구한다. 본 기술은 많은 양자 점, 양자 선, 측면의 회절 격자 그리고 적당한 시간 내의 제한된 크기와 위치에서 유사한 나노구조를 만들어 내는 방법을 고안하였다. 특히, 특별한 방법으로 양자 점과 양자 선을 발생시키는 본 기술은 나노구조의 제조에 대한 새로운 가능성을 제시하는 기술이다.양자 점과 양자 선을 발생시키는 새로운 방법나노구조의 제조 가능 시간이 오래걸리는 기존 전자 빔 회로 기판 인쇄술의 문제점을 해결하고, 적당한 시간 내에 양자 점과 양자 선 제조 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 저잡음, 고주파 그리고 무작위 주소입력 가능 아날로그 집적 회로의 개발 기술이다. 새로운 전환된-캐패시터 배열 (Switched Capacitor Array, SCA)는 96개의 샘플과 유지 셀 그리고 하나의 동작 증폭기를 가지고 각각 16개의 병렬식 채널로 세분된 외부적으로 주소입력 가능한 혼합된 아날로그와 디지털 메모리 칩이다. 본 SCA 기술은 메모리 셀들 사이에 베이스라인 (기초) 변화를 최소화하기 위하여 특별히 작은 동작 잡음을 가지도록 제조되었다. 칩은 0-1V의 효과적인 시그널 영역에 대해서 우수한 직선성을 나타내고 축소된 직선성을 가지며 3V까지 시그널을 조정할 수 있다. SCA ASIC는 AMI Semiconductor, Inc. 에서 기본CWL 0.8 공정에 따라제조되었다.저잡음, 고주파 아날로그 집적 회로0-1V영역에서 우수한 직선성을 나타냄최대 3V까지 조정 가
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
화학적 기화 침전 (CVD)은 공형 필름을 얻기 위하여 기질 위에 금속성, 반도체, 절연체 물질을 침전시키기 위한 기술이다. Si 집적 회로 기술의 급격한 발달에 따라 10이상의 화면비를 가진 공간까지 공형 필름을 침전시키는 기술이 요구되고 있다. 본 기술은 10이상의 화면비를 가진 나노 스케일의 공간까지 박막 필름에 의해 공형 코팅이 가능한 특별한 저압의 화학적 기화 침전 (LPCVD)법을 개발하였다. 본 기술은 반도체 및 집적 회로에 응용이 가능한 새로운 기술이다. 또한, 본 기술은 대단히 높은 화면비를 가진 공간까지 공형 박막 필름의 침전을 가능하게 한다.10이상의 화면비를 가진 나노 스케일의 공간까지 박막 필름에 의해 고형 코팅 가능저압의 CVD반도체 및 집적 회로에 적용 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 수용액, 실온의 조건에서 방향성을 가지고 준-정렬된 결정 물질을 성장시키는 낮은 단가 및 에너지 손실을 나타내는 방법을 개발한 기술이다. 저온 결정 성장법은 무기물 결정의 성장을 위하여 ‘형판 (template)’으로써 이용되는 매우 방향성을 가진 고분자를 사용한다. 이와 같은 형판 위에서 결정 성장은 결정 평면에서 매우 방향성을 나타내고 준-정렬된 배열 특성을 나타낸다. 본 기술의 제조 과정은 염화 카보네이트가 뼈로 변환되는 것처럼 단백질이나 중합체 당화물 (polysaccharide) 형판 위에 방향성 결정 재료를 성장시키기 위하여 생물학적인 유기체를 사용한 생광물화의 자연적인 진행 과정을 그대로 흉내낸 것이다. 또한, 본 기술은 메모리 소자용 철 산화물 입자와 같은 자성 재료 뿐만 아니라 반도체 결정과 나노 결정과 같은 다양한 전자 재료의 결정 성장을 위하여 사용될 수 있다.수용액, 실온에서 결정 성장 가능낮은 단가 및 에너지 손실을 나타냄매우 방향성과 정렬된 배열 특성을 나타냄메모리 소자, 반도체 그리고 전자 재료 등의 결정 성장에 이용 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
물질의 형태와 모습을 제어하기 위하여 반도체 제조 과정에서 에칭을 하는 경우가 있다. 농도와 온도 같은 요소들의 변화는 결정학적이고 등방성의 애칭을 하기 위한 화학적 애칭을 골고루 행하기 위하여 사용된다. 전류나 전압은 에칭을 제어하는데 오래도록 사용되어온 방법이었으나, 최근에는 에칭을 제어하기 위한 더 우수한 방법으로서 반도체에 의한 빛의 흡수가 발견되었다. 광전기화학적인 (PEC) 에칭으로 알려진 이와 같은 방법은 다른 에칭법에 비해 여러가지 잇점이 있는데, 그 예로서 필요 이상의 밴드갭 발광에 대해 정확한 제어는 직선의 그리고 저 손실의 측벽 (sidewalls)의 빠르고 저렴한 생산이 가능하게 한다. 그런데, PEC법은 탁상지 (mesa) 또는 경유 (via) 에칭에 유용하지만, 밑면 가공 에칭에는 적당하지 않다. 이와 같은 특성 때문에, 밑면 가공 에칭은 순수한 화학적 방법이나 전기화학적 방법으로 가공한다. 한편, III-질화물 반도체에 있어서, 밑면 가공 에칭은 이런 부류의 물질에는 적당하지 않기 때문에 가공이 불가능하다. 본 기술은 에칭이 불가능한 조건에서 III-질화물과 같은 물질의 전기화학적 애칭이 가능하도록 광이 발생되는 구멍을 이용한 특별한 에칭 공정을 개발한 기술이다. 본 기술은 사용된 조건이나 물질에 따라, 꺼꾸로된 원추 그리고 밑면 가공 구조와 같은 다양한 에칭 형태나 모습을 가공할 수 있다. 또한, 본 기술은 반도체 웨이퍼 가공 공정 특히 강력한 밑면 가공 및 새로운 형태를 생산하는 광전기화학적 에칭에 적용할 수 있다.III-질화물에 대한 에칭 가능밑면 가공을 필요로 하는 물질의 제조꺼꾸로 된 원추나 철책의 가공 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
자이로스코프 (회전의)라고 알려진 모서리진-속도 센서에 관한 기술들이 많이 연구되고 있다. 최근의 기술은 구조, 즉 전형적으로 빔이나 평판의 두개 모드의 진동이 상호작용하는 것을 이용한다. 구조가 회전하므로써, 하나의 방향을 따라 유도된 진동은 회전 속도와 관련된 2차의 수직 진동을 하게 된다. 이와 같은 센서들은 이동 요소들을 포함하고 있어 높은 수준의 쇼크나 충격에 저항하는 센서를 요구하는 장치에는 적당하지 않다. 한편, 이동 요소들은 측정의 오류를 유발하는 비탄성의 변형들을 만들어 내기도 한다. 또한, 진동 측정이나 제조 기술의 제한성 때문에 소형화의 어려움을 나타낸다. 본 기술은 반도체/IC 기술을 사용하여 제조할 수 있는 이동 요소가 없는 특별한 모서리진-속도 센서를 개발한 기술이다. 본 기술은 이동 요소기 없기 때문에 충격이나 쇼크에 강하고 측정이 정확하고 신뢰성을 준다. 한편, 반도체/IC 기술을 이용하여 소형의 장치로 제조할 수 있는 특성을 가지고 있다.반도체 기술을 이용하기 때문에 가격이 저렴이동 요소들이 없기 때문에 내구적이고 신뢰성이 있음비탄성 변형이 없기 때문에 측정이 정확함소형의 장치 제조가 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
갈륨 질화물 (GaN) 계열 및 그와 관련된 질화물 합금들은 보라색 레이져 다이오드에 사용하는 고 밀도 데이터 저장 시스템을 위하여 그리고 고 젼력 전자 장치를 위하여 완벽한 시각적 광 스펙트럼 특성을 갖는 풀 칼라 발광 다이오드 (LED)의 재료로서 각광을 받고 있다. 커다란 직경의 GaN 기질이 거의 없기 때문에, GaN 그리고 InGaN, AlGaN 처럼 조합된 물질들에 기초한 장치들은 사파이어와 SiC와 같이 격자가 일치되지 않는 기질 위에 성장한 에피탁셜 박막 필름 위에서 제조된다. 기질과 에피탁셜 박막 필름간의 커다란 격자 불일치는1010 cm2 정도의 전형적인 나선의 전위 밀도가 생겨나게 된다. 이와 같은 높은 전위 밀도는 레이져 장치의 수명과 전자 장치의 캐리어 이동도를 제한하게 된다. 그리고, 도핑시에도 좋지 않은 영향을 미치게 된다. 한편, 측면 에피탁셜 과성장 (LEO)과 펜도에피탁시 (PE) 처럼 전위 밀도를 줄이기 위한 연구들이 진행되어 전위 밀도는 1010 cm2에서 108 cm2 까지 줄일 수 있었으나, 제조 과정동안의 복잡성 때문에 장치의 대량 생산를 위한 적용이 제한되어 있다. 특히, 우수한 특성을 갖는 장치에 적용하기 위해서는 더욱 낮은 전위 밀도를 필요로 한다. 본 기술은 단지 하나의 에피탁셜 성장 단계만으로 다양한 기질 위에 낮은 전위 밀도 GaN 및 관련된 합금 결정의 박막 필름을 제조하는 개발 기술이다. 또한, 본 기술은 Si 위에 GaAs, GaAs 위에 InP와 같이 다른 헤테로 에피탁셜 물질을 제조하는 기술에도 적용이 가능하다. 사파이어 구조 위의 GaN은 나선의 전위 밀도가 107 cm2 이하까지 줄어들었다.LEO와 PE법에 비하여 낮은 나선의 전위 밀도를 나타냄단지 하나의 에피탁셜 성정 단계를 가짐대량 생산이 가능하고 제조 단가가 낮음헤테로 에피탁셜 물질에 적용 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
카본 나노 튜브 (CNT)는 나노기술에 있어서 꽃이라고 할만큼 가장 관심있는 기술이다. 카본 나노 튜브의 독특한 물리적 특성은 구조적 및 기능적 모양, 화학적 센서와 액츄에이터 그리고 생체학적 탐침기 등에 널리 사용되고 있다. 또한, 전자 장치 제조에 있어서 이와 같은 물질의 거대한 잠재적 능력이 증명되고 있다. 특히, p-n접합을 형성하기 위하여 두개의 CNT를 겹칠 때 우수한 특성을 나타내는 것으로 알려지고 있다. 그러나, 이와 같은 두 물질의 겹침은 튜브의 휘어짐이 발생하고 나노튜브 시스템에서 전기적 콘덕턴스 (저항의 역수)를 줄이게 된다.본 기술은 나노 튜브의 휘어짐이 발생하지 않고 나노 사이즈의 p-n-p 또는 n-p-n 접합을 만들어내기 위한 특별한 방법에 대한 개발 기술이다. 본 기술은 전기전자 장치 제조나 생체-나노 장치에 응용이 가능하고, 우수한 전기적 및 광학적 특성을 가진 접합 장치의 제조가 가능하다는 특성을 가지고 있다.두개의 나노 튜브의 겹침에도 휘어짐 없음나노 튜브의 겹침에 따른 전기적 전도성 감소 문제가 해결됨전기적, 생체학적 나노 장치의 제조가 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
반도체 레이저는 획기적인 정보 전송 또는 저장 기술이다. 더 높은 통신 전송율, 대량의 데이터 저장 장치 그리고 모든 색상 디스플레이를 위해, 청색 발광과 같은 더 높은 주파수 반도체 레이저의 개발이 요구되고 있다. 그러나, 이와 같은 레이저에 대한 기술 개발은 기술적 어려움 때문에 제한점이 많다. 본 기술은 시각적으로 녹색과 청색 지역에서 발광하는 III-질화물 그룹에 기초한 고 효율의 VCSEL (vertical-cavity surface-emitting lasers)에 대한 구조와 제조 방법을 개발한 기술이다. 본 기술은 저가의 웨이퍼 생산 기술에 적합하다. 본 기술은 기존 기술에 비해 더 낮은 동작 전압을 가지면서도 효율은 향상되었다. 본 기술의 잇점 중의 하나는 거울 안에서 전위 장벽이 속박되기 때문에 VCSEL을 가로질러 더 낮은 시리얼 전압이 제공된다. 이와 같이 시리얼 전압이 제공되면, 전력소비는 줄어들고, 레이저 내의 열발생으로 인한 부수적인 효율이 증가하게 된다. 또 하나의 잇점은 우수한 전류 제한과 낮은 광학적 손실이다. 한편 본 기술은 최적의 효율을 나타내기 위하여 두가지 형태의 VCSEL을 개발하였다. 전기적으로 주입된 VCSEL : 본 기술은 장치의 활동층에 근접한 레이저 구멍 안에 접촉점을 둠으로써 효율을 높였다. 이와 같이 하면, 장치에서 저항이나 다른 전계 때문에 전자 손실의 가능성을 줄일 수 있다. 이런 접촉점은 VCSEL 출력 주파수에 있어서는 투명하다. 또한, 공기-갭 틈새를 만들기 위하여 선택적으로 애칭이 필요하게 된다. 이와 같이 하므로써, 광학적 손실을 줄이고 큰 면적의 접촉점을 가진 작은 측면 지역에 대해 전류를 제한하게 된다. 본 기술의 제조 물질과 방법은 상이한 온도 팽창 때문에 물질의 쪼개짐을 억제한다. 전자빔이 주입된 VCSEL : 본 기술의 레이저는 내부적인 전계-발광 전자 소스 또는 외부적인 전자 빔에 의하여 가동될 수 있고 높은 강도와 우수한 열-저하 특성을 가진 간단한 제조 특성으로서 특징지을 수 있다. 구멍 내부에 전계-발광 전자 소스의 제조는 거울을 통한 주입 전자를 전송하는 단계를 생략할 수 있다. 따라서, 전송 단계에서 발생하는 손실을 줄일 수 있게 된다.데이터 전송, 저장용 레이저 개발 기술기존 기술의 문제점인 청색 발광의 문제 해결최적의 효율을 나타내기 위하여 전기적으로 주입된 VCSEL과 전자빔이 주입된 VCSEL 두가지 형태의 장치 제
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
준-밀리미터와 낮은 밀리미터 파장 주파수를 가진 반도체 장치 발진기는 공명 터널 다이오드 (RTD)를 사용하도록 요구되고 있다. RTD는 반도체 장치에 있어 712GHz의 가장 높은 진동을 나타내도록 설계되었으며, 지금까지 역대 가장 높은 주파수 트랜지스터 발진기는 213GHz였다. 그러나, RTD는 효율적 응용을 어렵게 하는 불요(不要)진동 (타고난 직류 마이너스 저항 때문에 발생)을 나타낸다. 한편, 기존의 회로 석판 기술을 사용하여 장치의 동작 원리는 100GHz정도까지 실리콘 쌍극 트랜지스터의 주파수 능력을 업그레이드할 수 있다. 또한, HBT가 100 – 400GHz에서 쉽게 동작할 수 있도록 한다. 본 기술은 BIPOLITT (Bipolar Injection and Transit Time)라고 명명된 새로운 준-밀리미터와 낮은 밀리미터 파장 수송 시간 장치에 관한 기술이다. 본 기술은 RF 전력을 발생시키기 위하여 헤테로접합 쌍극 트랜지스터 (HBT)와 유사한 구조에서 드리프트 지역 안으로 쌍극의 주입을 사용하고 있다. 준-밀리미터와 낮은 밀리미터 파장 주파수에서 동작 특성은 RTD에 필적할만한 우수한 마이너스 저항과 효율을 나타낸다. 그렇지만, RTD의 문제점인 불요진동의 문제는 전혀 없다. 본 기술은 주입 잠금 증폭기 모드에서도 동작이 가능하며, 1THz까지 동작하는 초고주파 소스까지 응용 가능하다.기존의 HBT 기술을 응용한 새로운 기술 개발RTD에 비해 저렴하고 RTD의 단점 해결주입 잠금 증폭기 모드에서도 적용 가능기존의 IMPATT에 비해 우수하고 RTD에 필적할만한 동작 특성
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
산화물 반도체 전계 트랜지스터 (MOSFET)는 전류와 전압의 이득을 모두 제공할 수 있기 때문에 반도체 요소에서 폭넓게 사용되고 있다. MOSFET에 있어서, 게이트는 장치의 소스와 드레인 단자사이의 영역을 의미하게 된다. 전압은 게이트를 제어하기 위하여 사용되고 전류는 소스와 드레인 사이를 흐르게 된다. 게이트 길이는 소스와 드레인 영역사이의 거리를 나타내고 실리콘 기반의 MOSFET 장치에 있어서 중요한 요소이다. 본 기술은 수평의 터널 전류를 사용하므로써 MOSFET 장치에 있어서 게이트 길이를 측정하고 구하는 특별한 방법을 개발하였다. 본 기술은 대량 생산 라인에서 제조 과정의 조건을 제어할 수 있으며, CMOS의 기술에 응용할 수 있다. 한편, 본 기술은 0.1 마이크로미터 이하의 게이트 길이를 정확하게 측정할 수 있고, 간단한 조작법으로 인해 장치의 동작 특성을 보여주는 시간을 단축시킬 수 있다.게이트 길이 측정 가능대량 생산시의 제어 가능 (일정한 게이트 길이 제어 가능)수평 터널 전류를 사용한 정확한 계산
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
(In, Ga, Al)N 물질 시스템에 기초한 평면 레이저의 제조는 데이터 저장과 여가가지 시각적 광 응용장치의 발전에 크게 기여한다. 그러나, 현재의 기술들은 평면 반도체 레이저용 거울을 만들 수 없다는 단점을 가지고 있다. 본 기술은 갈륨-질화물과 다른 비큐빅 물질에서 절개면 거울을 만들기 위하여 시각적인 기술을 개발하였다. 본 기술의 원리는 비큐빅 기질 위에 에피탁시 하게 성장된 금속 질화물 처럼, 비큐빅 물질의 층에서 큐빅 평면을 따라 쪼개진 작은면을 제조한 것이다. 이와 같은 과정을 거쳐 최종적으로, 광학적으로 평평한 큐빅 반사 평면이 비큐빅 기질 위에 에피탁시 하게 성장된 층에 대해 수직적으로 제조된다. 한편, 비큐빅 기질 위에 에피탁시 하게 층을 성장시키는 것은 먼저, 비큐빅 기질 위에 완충층에 에피탁시 하게 성장시킨 후, 비큐빅층에 장치층을 성장시키게 된다. 비큐빅 기질 위에 층을 에피탁시 하게 성장시키는 것은 예로서, 사파이어 위에 GaN을 에피탁시하게 성장시키는 것을 포함한다. 본 기술은 GaN 레이져 제조 기술이 빠르게 발전할 수 있고, 대량 생산의 가능성을 제시하였다. 그리고 본 기술은GaN 레이저의 저항을 줄이고, 홀 주입 효율을 증가시키는 잇점이 있다. 한편, 질화물 레이저는 높은 온도에 잘 견디고 장수명의 특성을 가지고 있어 내구성이 중요시되는 응용 장치에 적합하다. 또한, In/GaN 물질은 모든 시각적 스펙트럼을 포함하는 넓은 스펙트럼 영역을 가지면서 새로운 디스플레이용으로 사용될 수 있는 가능성을 나타낸다. 본 기술은 GaN, 사파이어 그리고 ZnOdhk 같은 비큐빅 물질에서 평행의 절개면을 만들 수 있으며 다양한 파장의 레이저와 집적 회로 등의 여러 가지 장치에 적용할 수 있다. 본 기술은 레이저와 쌍극자 트랜지스터 같은 장치에서 중요한 홀 밀도를 크게 증가시키는 장점도 가지고 있다. 기존 레이져 재료들의 문제점들은 질화물 재료를 사용하므로써 많은 문제점들을 해결할 수 있고, 청색이나 자외선 평면 레이져 시장에서 각광을 받을 것이다.레이저용 거울 제조 가능홀 주입 밀도가 크게 증가모든 색을 낼 수 있는 스펙트럼 영역 포함높은 온도에 잘 견디고 수명이 길다.대량 생산이 가능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
가스 이온 챔버, 액체 이온화 탐지자, 화합물 반도체 탐지자와 같은 방사선 탐지의 기초인 대부분의 이온화가 하나의 분극 형태인 전하 캐리어의 빈약한 수집 때문에 매우 힘들게 된다. 한 예로서, 기초적인 평행 전극 탐지자 형태를 사용했을 때 탐지자 에너지 분해능은 크게 감소하게 된다. 오래전부터, 가스와 액체 탐지자들은 하나의 캐리어 형태의 수집을 우선적으로 인식하는 허공에 매달린 그리드 전극 구조 (Frisch grid)를 사용하므로써 이와 같은 문제들을 해결할 수 있었다. 그러나 이 기술은 반도체 결정 내에 그리드 전극 구조를 만들기 어렵기 때문에 반도체 탐지자에는 적용하기가 매우 힘들다. 본 기술은 Frisch 그리드 대신에 준-평면 전극 구조를 사용한 특별한 전하 감지 기술을 개발하였다. 본 기술에서 개발한 새로운 준-평면 전극은 반도체 탐지자에 제조하기 쉽고, 빈약한 홀 수집에도 우수한 에너지 분해능을 나타낸다. 에너지 분해능의 특성 강화는 CdTe, CdZnTe, Hgl2 그리고 GaAs와 같은 혼합물 반도체에서 특히 우수하게 나타난다. 본 기술의 탐지자들은 실온에서 동작할 수 있고, 고가의 그리고 저온에서 사용되는 Ge 감마선 탐지자에 대항할 수 있는 기술로 오래도록 개발되어 왔다. 본 기술은 다른 기술에 비해 경쟁력 있고, 실용적이며 높은 분해능을 가진 실온 동작 특성이 강화된 반도체 탐지자이다. 또한, 본 기술의 전하 감지 기술은 높은 위치 감지 특성을 가지고 있기 때문에 간단한 펄스 증폭 장치를 사용하여 영상화를 실행하는 것도 가능하다. 이와 같은 특성은 공간적, 전력적인 소비가 많은 증폭기를 필요로 하는 전통적인 다중 요소 탐지자 시스템에 대비되는 특성이다. 본 기술의 가장 특성을 한마디로 다시 요약한다면, 높은 분해능과 높은 위치 감지 특성을 가진 실온 동작 반도체 탐지자를 만드는 것이 가능하다는 것이다.실온 동작 가능높은 분해능과 높은 위치 감지 특성준-평면 전극을 사용한 높은 전하 감지 능
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
복합 고분자는 고분자의 작용 잇점과 기계적 특성을 가지고 반도체의 특성이 결합된 특별한 반도체 물질이다. 발광 다이오드, 발광 전기화학 셀, 고분자 그리드 트리오드 (플라스틱 트랜지스터의 새로운 구조), 전계 트랜지스터, 광전지 셀, 광 탐지자 그리고 광연결기와 같이 복합 고분자로 만들어진 다양한 고성능 광학 장치들이 우수한 특성을 나타내는 것이 증명되었다. 즉, 광학 장치의 영역이라고 할 수 있는 모든 분야에서 우수한 특성을 나타낸다. 많은 경우에 있어, 이와 같은 고분자 기반의 장치들은 무기 물질에 견줄만하거나 오히려 보다 나은 특성을 나타내는 상태이다. 그러나, 아직 이와 같은 수준에 도달하지 못한 분야가 고상 레이저 분야라고 할 수 있다. 본 기술은 반도체 발광 복합 고분자인 고상 레이저를 개발한 기술이다. 복합 고분자의 박막 필름은 100W/cm2 정도의 증폭된 자발적 발산을 위한 문턱 특성을 보인다. 한편, 다양한 공명자 구조는 마이크로 구멍 레이저, 분할된 피드백 레이저, “속삭이는 통로 (whispering gallery)” 모드 레이저 같은 고분자 레이져에 사용되어왔다. 본 복합 고분자 레이져 기술의 특징은 적은 물질 손실을 가지며 높은 이득을 나타내고, 좁은 이득을 나타내며100W/cm2 정도의 문턱을 가진 증폭된 자발적 발산 특성을 보인다는 것이다.본 기술은 레이저 물질로서 독특한 특성을 갖는 반도체 발광 복합 고분자이며, 기존 기술들이 가지고 있던 문제점들을 해결한 기술이다. 또한, 본 기술은 마이크로 또는 그 이하의 이득 길이를 가지고 있고 따라서 마이크로 단위의 두께를 가진 박막 고체 필름으로써 낮은 주입 문턱을 가진 레이트 동작 특성을 보인다. 본 기술은 복합 고분자로 이루어진 고상 레이저 특성 층을 만들었다. 본 기술의 복합 고분자는 기저 상태와 여기 상태를 갖는 복합 고분자이고 묽지 않은 박막 필름을 형성한다. 이와 같이 하므로써 다음과 같은 특성을 갖는다. 1) 기저상태에서 적어도 10의 4승 정도의 흡수 계수와 1 마이크로 이하의 흡수 깊이를 가진 강한 흡수를 나타낸다, 2) 여기 상태에서 효율적인 발광 발산을 한다. 이 발광은 기저 상태 흡수에 비해 낮은 에너지쪽으로 이동한다. 3) 광에서 유도된 흡수에 의하여 뒤덮여지지 않는 자극된 발광을 나타낸다.복합 고분자를 고상 레이저에 적용할 수 없었던 문제점 해결복합 고분자가 마이크로 이하의 이득 길이를 가짐낮은 주입 문턱을 가지고 레이저가 동작함기저 상태에서 강한 흡수력을 나타내고, 여기 상태에서 효율적인 발광을 나타냄
- 보유기관
- 대일기업평가원
- 등록일
- 2003-01-27
상세보기