일반기술
전기·전자 > 기타 반도체
본 기술은 수평-브리지만(HB) 법으로 GaAs단결정을 제조함에 있어, Zn을 도우핑(doping)하여 p-type GaAs단결정 성장시 결정성장 조건을 정밀 제어 함으로써 고품위의 단결정을 높은 수율로 성장토록한 Zn-doping에 대한 p-type GaAs단결정 성장방법에 관한 것이다. 일반적으로, 수평-브리지만(Horizontal Bridgman) 법으로 단결정 성장시 결정성에 영향을 주는 요소로는 고-액 계면의 온도 기울기와 성장속도, As증기압 제어(stoichiometry control), 고-액 계면의 형태, 보우트(boat) 재료 및 처리, 기타재료의 순도(purity) 및 오염(contamination), 냉각과정(cooling-process) 등을 들 수 있다. GaAs는 CRSS(critical resolved shear stress : undoped일때 융점에서 7g/㎟)와 Esf(stacking faults energy : undoped일때 55mJ/㎡)가 매우 낮아 p-type 도우판트(dopant)로서 어셉터-불순물(acceptor-impurity)인 Zn만을 도우핑(doping)하였을 경우 임퓨어리티 하드닝 효과(impurity hardening effect)가 거의 없기 때문에, 상기한 결정 성장 조건을 정밀 제어하지 않으면 시딩-쇼크(seeding-shock), 보우트(boat)와의 웨팅(wetting), 논-스토우이치오메트리(non-stoichiometry), 그리고 오염(contamination) 등으로 야기되는 성장 과정중의 스트레스(stress)나 뉴클리어레이션(nuclearation) 등으로 인하여 쌍정(twin)이나 다결정화 하기 쉬우며, 전위로 인하여 고품위 웨이퍼(wafer)를 얻기가 어렵다.본 기술은 p-type GaAs단결정 성장시 원재료로부터의 불순물 유입을 최소화하기 위하여 Si농도가 1×1016㎝-3 이하의 언도우프드(undoped)된 다결정 GaAs를 사용하고, Zn의 초기농도를 1-3×1019㎝-3가 되도록 고농도를 도우핑(doping) 하고, 스토우이치오메트리(stoichiometry)를 정밀 제어하기 위하여 As-Zone에 보조 히터(heather)를 사용하여 온도 플럭튜에이션(fluctuation)을 ±0.1℃ 이내로 제어하였으며, 시딩(seeding)시 서어멀-쇼크(thermal-shock)가 잉곳(ingot)내로 전파되는 것을 방지하기 위하여 앰플(ampule) 전체를 종결정(seed) 쪽으로 약 2°정도 기울어지게 하고 다결정의 량을 적절히 조절하여 승온후 GaAs 용융액(melt)이 자연적으로 시딩(seeding)되도록 하였다. 또한 시딩(seeding)시 용융액(melt)에 의하여 GaAs 종결정(seed)이 모두 녹지 않도록 종결정(seed)이 GaAs의 융점(1238℃) 이하에 위치하도록 하고, 고-액 경계면이 종결정(seed)이 용융액(melt)쪽 끝에 오도록 인터페이스(interface)의 위치를 ±0.5㎝ 이내로 제어하였다. 이처럼 GaAs단결정 성장조건을 정밀 제어함으로써 높은 수율의 GaAs단결정 성장을 기할 수 있다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 수평-브리지만(HB)법으로 GaAs 단결정을 제조함에 있어, Zn과 Si을 더블-도우핑(double-doping)에 의한 p-type GaAs 단결정 성장방법 관한 것이다. 일반적으로, HB(horizontal Bridgman)법, GF(gradient freeze)법, ZM(zone melting)법, LED(liquid encapsulanted Czochralski)법 등의 멜트 그로우스(melt growth)로 p-type GaAs 단결정을 성장하기 위해서는 p-type 도우판트(dopant)(accept impurity)로 Zn나 Zn 화합물을 용해도 한계(solubi-lity limit)인 1×1020㎝-3 이내로 첨가한다. 그러나 Zn만을 첨가하여 단결정을 성장할 경우에는 GaAs의 CRSS(critical resolved shear stress)가 작아 성장조건이 까다롭기 때문에 결정성을 유지하기가 매우 어려워 쌍정(twin)이 발생하거나 다결정화 하기 쉬우며, 전위로 인하여 고품위 웨이퍼(wafer)를 얻기가 어렵다. 따라서 본 기술은, p-type GaAs 단결정을 성장하는데 있어서 Zn을 일부 첨가하고, 전기적 성질의 영향을 주지 않으면서 임퓨어리티 하드닝 효과(impurity hardening effect)를 줄수 있는 도우판트(dopant)로서 Si등을 Zn보다 약간 적게 첨가하여 결정성 유지를 용이하도록 하였다.HB법으로 p-type GaAs 단결정을 성장하기 위하여 Zn을 1-10×1019㎝-3 첨가하고, GaAs내에서 임퓨어리티 하드닝 효과(impurity hardening effect)가 매우 큰 도우판트(dopant)인 Si를 1-10×1018㎝-3 W정도 첨가하여, 네트 캐리어 농도(net carrier concentration)(Nnet=NA-ND)이 NA>ND가 되게 하므로써 전기적으로 p-type이 되도록 하고, 한편, 단결정 성장시 원재료로서 Ga와 As를 사용하는 방식과 다결정 GaAs를 사용하는 방식이 있는바, 스토우이치오메트리 콘트롤(stoichiometry control)에 유리하도록 다결정 GaAs를 사용하는 것이 바람직한 것으로, 상기 다결정 GaAs에 도우판트(dopant)인 Zn 화합물이나 Zn을 직접 첨가한다. 여기서 다결정 합성시, GaAs가 녹을때 Si가 위로 떠서 석영 보우트(quartz boat)와 반응을 하게 되어 보우트(boat)와의 웨팅(wetting)을 유발하고 이로 인하여 결정성을 악화시키거나 쌍정(twin) 또는 다결정화하게 되므로, 이를 방지하기 위해 원하는 정도의 Si를 미리 도우핑(doping)하거나 GaAs와 Si의 합금(alloy)을 사용한다. 이상에서 상술한 바와 같이 본 기술에 의하면, Zn과 Si을 더블-도우핑(double-doping)하므로서 단결정수율이 대폭 향상된 GaAs 단결정 성장을 기할 수 있는 것이다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 GaAs 웨이퍼(wafer)의 제조 공정에 있어 진공 체임버(chamber)를 이용하여 웨이퍼를 마운팅 하므로써 제조 웨이퍼의 품질을 향상토록 한 진공 체임버(chamber)를 이용한 GaAs 웨이퍼(wafer) 왁스 마운팅(wax mounting) 방법에 관한 것이다. 즉, 홀더 및 웨이퍼 마스크를 구비한 체임버 내부를 진공 상태로 하여 마운팅 작업을 실시하므로써 GaAs D형 웨이퍼와 같은 불규칙적인 형태의 웨이퍼에 있어서도 균일한 표면을 갖도록 한 고품질의 GaAs 웨이퍼(wafer)를 제공키 위한 것이다.에어 플레이트, 흡착공 및 다수의 흡착공을 천공시킨 홀더, 다수의 수납부를 갖는 웨이퍼 마스크가 순차적으로 하향 구비된 뚜껑부와,핫 플레이트상에 마운팅 블록이 안치된 몸체부를 상호 개폐 가능하도록 결합 구성하여 이루어진 진공 챔버를 이용하여 GaAs 웨이퍼를 마운팅함에 있어서, 상기 뚜껑을 연 상태에서 진공 펌프를 통해 웨이퍼를 홀더에 진공 흡착시키고 몸체의 핫 플레이트상에 안치된 마운팅 블록을 히터로부터 공급되는 열에 의해 간접 가열하여 그 표면에 왁스를 도포한 후, 뚜껑을 닫고 진공펌프를 통해 진공 챔버내의 내재 공기를 배기, 진공 상태화한 다음, 에어 플레이트의 공기압을 서서히 증가시켜 웨이퍼를 왁스에 이송시킴에 따라 웨이퍼가 마운팅 블록에 부착되도록 하는 한편, 부착이 완료된 상태에서는 약간의 공기압을 가하면서 냉각시킨 후 뚜껑을 열어 리크시킨다. 이러써, 균일 표면을 갖는 고품질의 웨이퍼를 제공할 수 있고, 마운팅작업을 보다 원활하면서도 용이하게 실시할 수 있다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 수직 브리지만법이나 수직온도 구배감소 법으로 성장시킨 GaAs 단결정의 플래트 가공용 지그에 관한 것이다. 종래에는 액체 캡 슈울법(Liquid Encapsulated Czochralski)법으로 성장시킨 GaAs 단결정은 외형이 불균일하고 단결정 가장자리에 As의 해리로 인하여 결함이 많이 발생한다. 따라서, 외형을 균일한 원기둥형상으로 가공하고, 이러한 결함들을 없애기 위하여 잉곳트 그라인딩 공정이 플래트면 가공고정 이외에도 더 필요하였다. 그러나, 수직 브리지만법이나, 수직온도구배 감소법으로 성장시킨 GaAs 단결정의 경우에는 외형이 균일하고 단결정 가장자리에 결함이 없으므로 외형을 원기둥 형상으로 하거나, 상기의 결함을 제거하기 위한 잉곳트 그라인딩 공정이 필요없이 단지 플래트 가공만을 위하여 잉곳트 그라인더가 사용되었다. 즉, 반도체 단결정을 웨이퍼로 만들 때, 잉곳트 그라인더를 사용하여 웨이퍼의 특성 및 방위에 대한 정보를 나타내기 위해 1차 플래트와 2차 플래트 가공을 하였다. 따라서, 본 발명은 VB법이나 VGF법으로 성장된 단결정을 잉곳트 그라인딩 공정없이 1차 플래트와 2차 플래트를 가공할 수 있도록 하고, 또한, 이 가공된 플래트면의 방위를 바로 검사할 수 있도록 하는 슬라이싱 플래트 가공용 지그를 제공함을 목적으로 한다.플래트면의 방위를 검사할 때 X-선 라우에 회절무늬 검사장비에 부착할 수 있는 X-선 호울더와, 자르고자 하는 잉곳트를 슬라이싱 할 때 흔들리지 않도록 고정시켜 주는 잉곳트 호울더와, X-선 장비에서 방위측정이 끝난 후 X-선 호울더가 없는 상태에서 슬라이싱 장비에 연결시켜 주는 슬라이싱 호울더와, 잉곳트의 방위측정이 끝난 후, 잉곳트 호울더를 슬라이싱 호울더에 고정시키는 잉곳트 호울더 고정판을 구비하여, 잉곳트 호울더와 각도표시 지침이 1차 플래트와 2차 플래트 사이의 각도를 정확히 정할 수 있다. 본 기술에 의해 구현된 지그를 사용할 경우에는 잉곳트 그라인더를 사용하는 공정을 없앨 수 있었으며, 플래트면의 가공 전, 후에 언제든지 손쉽게 방위검사를 할 수 있어서, VB법이나 VGF법으로 성장된 단결정을 사용하여 웨이퍼를 만들 경우 이 웨이퍼의 절단 공정(Wafering) 을 더욱 효과적으로 수행할 수 있다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 GaAs단결정을 수직온도구배 감소법을 사용하여 성장시킬 때, α-SiO2(crystobalite) 생성을 균일하게 하기 위하여 석영보우트의 시이드 벽의 단부에 작은 호울을 갖는 단결정 성장용 보우트에 관한 것이다. 종래에는 수직온도구배 감소법에 의한 GaAs 단결정의 성장시에 주로 반절연기판을 만들기 위한 수단으로서 보우트이 재질을 PBN으로 사용하였으나 η-형, P-형 결정을 제조하는데는 가격이 저렴하고, 다루기 쉬운 석영을 사용하더라도, 불순개재물이 커단란 문제를 일으키지 않고, 열팽창 차이에 의한 보우트의 균열도 중요하지 않기 때문에 석영 보우트를 종종 사용하고 있었다. 그러나, 보우트를 수직으로 세움으로써 시이드가 중력에 의해 밑으로 빠지는 경우가 종종 있으며, 시이드와 시이드 벽 사이에 생기는 작은 공간으로 용융물이 누출되는 경우가 있었다. 그래서, 종래에는 시이드 벽의 길이를 결정직경보다 길게 하고 있었다. 본 기술은, 수직온도구배법에 의한 GaAs 단결정 성장시 보우트를 수직으로 세움으로써 발생하는 중력효과에 의한 영향을 제거하면서 α-SiO2결정의 생성을 균일하게 하기위하여, 시이드 단부를 처리함을 목적으로 한다.본 기술의 시이드 벽의 단부에 작은 호울을 뚫은 보우트를 사용함으로써, 수평형 브리지만(Horizontal Bridgeman)법에서와 달리 수직형 브리지만(Vertical Bridgeman)법에서 보우트를 수직으로 세움에 따라 시이드 벽 안에서 시이드가 밑으로 추출되는 것을 방지하고, 시이드와 보우트벽 사이에 용융물이 누출되어 응고하여 시이드에 균열이 발생하는 것을 방지하고 GaAs용융물과 SiO2 보우트 사이에서 발생하는 Ga2O3, SiO가스생성을 용이하게 하여 충분한 α-SiO2를 생성함으로써 적심(wetting)이 방지되는 효과를 얻었다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 수직온도 구배감소법을 사용한 GaAs 단결정 제조시, 보우트를 지지해 주는 지지구조에 관한 것이다. 수직온도 구배감소법을 이용한 GaAs 단결정은 주로 반절연 기판을 제조하기 위한 방법으로, 보우트의 재질은 파이오리틱 보론 나이트 라이드(PBN)로 사용하고 지지대의 재질은 보론 나이트 라이드(BN)으로 사용한다. 그러나 n-형, P-형의 광소자에 사용되는 웨이퍼를 제조할 경우는 값이 싸고 가공이 용이한 석영선(Quartz-Ware)을 사용하는데 이때에는 결정 성장 중 보우트 내의 α-SiO2) 생성을 균질화해야 하고 석영이나 탄소로 된 지지대를 설치함으로써 지지대 때문에 발생하는 결정내부의 거대 결함들을 제어하여야 했다. 현재 BN 지지대에 관한 자료는 많이 있지만 석영지지대에 관한 자료는 많지 않으며, 몇몇 보고된 지지대도 실험해 본 결과 결정성장중에 열 흐름을 저해시켜 좋은 결과를 얻지 못했다. 따라서 본 기술의 목적은 종래의 지지대를 사용하여 발생하는 결함을 제거하기 위해서 지지대를 전혀 사용하지 않고 보우트의 윗부분을 외부 석영 앰푸울에 접합시켜서 GaAs 용융물과 보우트를 지지시키고 보우트의 주몸체부분과 쇼울더 부분의 열 흐름을 균일화시켜 국부적인 열 흐름 변이를 제거함으로써 이에 따라 발생하는 다결정 생성이나 쌍정 발생을 억제하여 시이드 부분에서 테일(Tail)까지 완전한 GaAs 단결정을 제조할 수 있게 하는 보우트 지지구조를 제공하고자 한다.원통형상을 이루는 몸체부와 몸체부의 하단부에 이어지는 원추형상을 이루는 쇼울더와 쇼울더의 하단부에 이어지는 몸체부의 직경보다 작은 직경을 가지며, 하단부가 막혀있는 시이드가 장입되는 시이드부를 구비하고 있는 보우트와, 보우트를 둘러싸며 상단부가 막혀 있는 앰푸울과, 앰푸울 내부의 보우트아래에 설치되며, 앰푸울의 아랫부분과 접합되어 있는 플러그와, 플러그를 지지하는 라이너를 구비하고 있으며, 지지대를 전혀 사용하지 않고, GaAs 용융물이 없는 보우트의 윗부분을 앰푸울의 윗부분과 접합시키며 보우트를 지지하는 GaAs 단결정 성장용 보우트 지지구조이다.. 본 기술에 따른 GaAs 단결정 성장용 보우트 지지구조를 사용한 결과, 시이드부, 쇼울더 및 몸체부 전극에 국부적인 열 흐름 변이가 전혀 발생하지 않아 거대 결함이 없는 GaAs 단결정을 얻었다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 디지털 반도체 메모리에서 읽기 및 쓰기 데이터 오류를 신속하고 효율적으로 정정하기 위한 회로 기술에 관한 것이다. 반도체 메모리가 소형화됨에 따라, 메모리셀의 제조 결함과 소프트한 오류의 확률이 높아지고 있다. 이러한 오류와 결함은 철저한 테스트와 결함이 있는 메모리셀을 교체하는 리던던시 메모리셀을 이용하여 치유할 수 있다. 소프트 오류를 감지하여 정정하는 것은 매우 어려우며, 가장 간단한 방법으로는 패리티 체크 코드를 이용하는 것이다. 지연시간과 계산의 복잡성 측면에서의 비용은 오류 정정 회로의 구현에 장애물이다. 본 기술은 지연시간이 매우 짧으며 구현에 있어서 하드웨어의 복잡도를 최소화할 수 있는 장치를 제공한다.본 기술은 지연시간이 짧으며 구현에 있어서 하드웨어의 복잡도를 최소화할 수 있는 것을 특징으로 한다. 또한 본 기술은 오류 정정 회로(Error Correction Circuit)의 설계시, NOR 플래시와 DRAM과 같은 밀도가 높고 지연시간이 짧은 메모리뿐만 아니라, 모든 종류의 디지털 메모리 또는 디지털 통신 채널에도 적용할 수 있는 메모리 오류 정정을 위한 비동기 회로 기술을 특징으로 한다. 즉, 본 기술은 읽기 및 쓰기 데이터 오류를 지연시간이 짧고 회로의 구성이 간단한 장치를 이용하여 신속하고 효율적으로 정정할 수 있음을 특징으로 한다.
- 보유기관
- (주)피앤아이비
- 등록일
- 2005-07-20
상세보기
일반기술
전기·전자 > 기타 반도체
*개요 및 구성반도체식 가스센서의 다공질 가스감지부 및 그 제조방법에 관한 것으로,1) 가스 감지부를 기공을 갖는 다공질감지막으로 형성하되, 2) 그 제조방법은 폴리우레탄 스펀지에 알루미나 슬러리를 코팅하여 소결함으로써 폴리우레탄 스펀지가 없어진 다공질 알루미늄이나 세라믹스를 만들어내고, 3) 그 위에 다시 가스 감지물질인 납유리를 씌우고 건조시킨 후, 4) 다공질 가스 직감적으로 알게 된 부분을 만들어 내는 것으로, 4) 가스와 가스 감지부의 접촉면적을 크게 확대하여 기존에 즐겨 사용화된 제품보다 초기 감도가 우수한 가스 감지력을 갖도록 한 것이다.-소결(분말체를 적당한 형상으로 가압 성형한 것을 가열하면 서로 단단히 밀착하여 고결하는 현상)* 특징 및 효과1) 가스감지부가 다공질 감지막으로 기공을 가진다. 2) 동일한 크기의 가스 감지부를 기준으로 했을 때 기존의 영사막에 인쇄된 가스 감지부에 비하여 가스와의 접촉면적이 대폭 향상되어서 동일한 농도의 가스에 대한 반응속도가 기존에 비해 빨라지기 때문에 가스 감지성능이 우수한 효과가 있다. 3) 이와 같이 비표면적이 향상되면 동일한 농도의 가스에 대한 반응속도가 비표면적이 낮은 기존의 제품보다 빠르기 때문에 가스누출에 대한 경보를 빨리 할 수 있어서 가스누출로 인한 사고 발생율이 대폭 감소되는 효과가 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2005-11-14
상세보기
일반기술
전기·전자 > 기타 반도체
*원리 및 구성다공질실리콘을 이용한 실리콘 다이아프램의 제조방법에 관한 것으로, 1)N형 실리콘기판을 제조하고, 2)실리콘 기판에 n+불순물을 확산시켜 상기 기판의 소정의 부분에 n+ 확산영역을 형성하고, 3)n+형 실리콘 에피택셜층을 성장시키고, 4)n+형 실리콘 에피택셜층에 통공(through-hole)을 형성하여 상기 n+확산영역중 소정부분을 노출시키고, 5)불산(HF)용액에서 양극반응을 수행하여 상기 n+확산영역을 다공질실리콘층으로 형성하고, 6)다공질실리콘층을 에칭하여 에어-갭을 형성하여 전술한 통공을 밀봉한다.*개발배경본 기술은 기판으 결정방향에 관계없이 임의 형상을 가지는 다이아프램 또는 압력 센서를 정확하게 제조하는 방법을 제공함에 있다.*중요성 및 독창성기판의 종류나 결정방향에 관계없이 원하는 형상의 실리콘 다이아프램이나 이를 이용한 압력센서를 정확하게 제조가 가능하다.*응용분야본 기술은 가속도센서, 진동센서 등의 조에 사용되는 반도체 장치의 제조방법으로 응용가능하다. 또한, 압저항에 응력이 인가되면 저항값이 변화되고, Ni/Cr/Au 금속층을 도선으로 하여 저항값을 읽어들여서 압력을 측정하게 할 수 있어, 촉각센서의 용도로도 응용될 수 있다.*특징 및 장점-기판의 결정방향에 관계없이 임의 형상을 가지는 다이아프램 또는 압력 센서를 정확하게 제조가 가능하다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-01-26
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 효율적인 영상 관련 프레임 데이터 저장을 위하여 메모리 맵 구성을 다르게 하여 점유 면적을 감소시키고 액세스 시간을 줄일 수 있는 에스디램(SDRAM)에 관한 것이다. 본 기술은 비디오 인코더의 프레임 메모리 인터페이스를 통해 입력되는 부호화된 색도 데이터, 원영상 휘도 데이터, 원영상 색도 데이터, 채널 비트스트림 및 부호화된 휘도 데이터를 저장하기 위한 제 1 및 제 2 뱅크로 구성되는 메모리 맵을 구비하고, 위의 제 1 및 제 2뱅크는 횡방향으로 어긋나게 대칭적으로 배치하여 제 1 및 제 2 뱅크에 번갈아 가면서 대칭적으로 저장해 점유 면적을 감소시켜 효율을 높이게 된다.반도체 기술의 급격한 발달로 방대한 프레임 데이터를 저장하기 위해 MPEG-2 비디오 인코더에서 보통 외부에 DRAM(Dynamic Random Memory)을 두고 프레임 데이터를 저장 후 필요할 때마다 읽어 사용해 액세스 속도가 느려지고 이 때문에 ASIC칩이 복잡해져 칩의 가격이 상승하게 되는 문제점이 있다. 그러나 본 기술은 영상 관련 프레임 데이터를 저장하는 메모리 맵을 효율적으로 구성한 SDRAM으로 점유 면적을 감소시켜 내부 버퍼량을 줄이일수 있다. 저장 위치가 0번지부터 1023번지를 갖는 로우 어드레스(ROW ADDRESS)와 0번지부터 244번지를 갖는 칼럼 어드레스(COLUM ADDRESS)로 이루어진 제 1 뱅크 및 제 2 뱅크를 가지는 SDRAM의 메모리 맵 구조는 부호화된 색도 데이터는 위의 로우 어드레스의 0번지 내지 180번지와 칼럼 어드레스의 0번지 내지 180번지에 저장하고, 원영상 색도 데이터는 로우 어드레스의 421번지 내지 660번지와 칼럼 어드레스의 0번지 내지 180번지에 저장하고, 채널 비트스트림은 로우 어드레스의 661번지 내지 1023번지와 칼럼 어드레스의 0번지 내지 180번지에 저장하며, 부호화된 휘도 데이터는 로우 어드레스의 338번지 내지 676번지와 칼럼 어드레스의 181번지 내지 244번지에 저장하는 메모리 맵 구조 갖는 SDRAM은 제 1 뱅크 및 제 2 뱅크에 번갈아 가며 대칭적으로 저장해 데이터의 저장 및 액세스에 효율적이도록 구성되어 SDRAM의 메모리 저장 영역을 효율적이면서 MPEG-2 비디오 인코더 칩 및 이와 유사한 분야에서 ASIC 칩을 구현하여 프레임 데이터를 SDRAM에 효과적으로 저장하거나 액세스하기 위한 인터페이스를 구성할 때보다 유익하다는 특징이 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-14
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 최적의 버퍼 용량을 유지하면서 발생되는 디램 억세스 요구를 최대한 고속으로 제공하기 위해 디램에 데이터를 저장하는 방식을 패스트 페이지 모드와 같은 방식을 이용하여 어드레스를 제어해 저장하고 이를 읽어낼 때에도 패스트 페이지 모드로 읽어내도록 하여 억세스 속도와 서브모듈에 사용되는 버퍼의 용량을 줄임으로 프레임 메모리 사용의 효율성 향상과 인코더에서의 메모리 제어 방법에 관한 것이다. 본 기술의 제어 방법은 엄펙-2(MPEG-2) TV급 비디오 인코더 내의 각 모듈에서 제어하는 디램의 억세스 시간을 분할하여 최적의 상태에서 각각의 모듈들이 디램을 억세스 할 수 있도록 하여 억세스 속도 향상과 서브모듈에 사용되는 버퍼의 용량을 줄일수 있게 한다.일반적으로 입력 영상 데이터, 부호화 영사 데이터 및 부호화 비트열 데이터를 다수개의 프레임 메모리에 매핑시켜 저장하기 위해 사용되고 있는 MPEG-2 기반의 TV급 비디오 인코더는 메모리의 수에 따라 하드웨어가 차지하는 면적이 커져 경제적이지 못하고 비효율적인 데이터 저장방식으로 억세스와 라이트시 걸리는 시간이 걸리는 문제가 있다. 그러나 본 기술의 프레임 메모리 모듈(FMM)을 통한 제어 방법에 있어서 프레임 메모리 모듈 내의 각 서브 모듈들이 공유하는 단일 어드레스 구조를 갖는 디램 메모리의 억세스 타임(클럭수)을 각 서브 모듈별로 분할하여 각각 할당하고 할당된 시간을 데이터의 입/출력 상태 및 변화 상태에 따라 각 서브 모듈이 메모리를 독점적으로 억세스할 수 있도록 타이밍 스케쥴을 작성하여 작성된 타이밍 스케쥴을 내장한 FMM의 제어에 따라 할당된 시간에만 메모리를 억세스할 수 있도록 하는 특징이 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-14
상세보기
일반기술
전기·전자 > 기타 반도체
* 원리 및 구성 반도체 소자의 제조에 있어서 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용하여 기판의 특정한 영역에만 다공질 실리콘을 만들 수 있게 하여 매스킹과 전극으로 동시에 사용하는 섀도우 마스크의 사용을 배제할 수 있어 공수를 줄이고 품질의 저하를 방지하는 다공질 실리콘 형성방법을 제시한다. 단결정 실리콘 기판에 산화막을 성장시키고 기판 하부의 산화막을 식각하여 알루미늄을 증착하고 활성화하여 전극을 만든다. 기판 상부에 포토레지스터를 코팅하고 현상하여 기판 상부에 티타늄과 백금을 순서대로 증착하고 리프트오프 공정으로 금속을 패터닝하고 어닐링을 실시하여 다공질 실리콘이 형성될 영역의 산화막을 식각한다. 또한 양극산화반응으로 불산과 에탄올의 혼합용액 속에서 다공질 실리콘을 성장시켜 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한 다공질 실리콘을 만든다.* 개발 배경 통상적으로 다공질 실리콘을 불산 혼합용액 속에서 선택적으로 형성할 때 질화막을 매스킹 물질로서 사용하는데, 이들을 패터닝 하기 위해서는 건식 식각 공정이 필요하며 알루미늄 전극을 사용하면 증착 및 식각 공정에서 다공질 실리콘의 특성에 영향을 줄뿐만 아니라 공정수가 증가한다.* 적용제품 및 경쟁제품 본 기술은 기판의 특정한 영역에만 다공질 실리콘을 형성함에 따라 매스킹과 전극으로 동시에 사용하고 섀도우 마스크의 사용을 배제할 수 있어 공수를 절감하고 품질의 저하를 방지하는 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한 다공질 실리콘 형성방법이다.* 주요 적용 제품- 다공질 실리콘 형성* 특징 및 장점- 다공질 실리콘 형성 시 공수를 줄이고 품질의 저하를 방지할 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 기타 반도체
*원리 및 구성브래그 격자 형성 장치로서, 광섬유 상에 격자를 형성하여 브래그 격자가 형성되는 대상체의 위치나 브래그 격자의 간격을 조절하는 경우에 용이하게 대상체로 입사되는 광의 입사각을 조절할 수 있다.이러한 브래그 격자의 효과를 알아보기 위해서 격자 형성 장치는 광원, 회절 유닛, 반사 유닛, 제1 및 제2 고정 미러를 구성하여 최종적으로 대상체로 입사되는 광의 입사각을 용이하게 조절함을 증명하였다. *개발배경브래그 격자가 형성되는 대상체의 위치나 브래그 격자의 간격을 조절하는 경우에 용이하게 대상체로 입사되는 광의 입사각을 조절할 수 있는 브래그 격자 형성 장치를 제공하고자 하였다.*중요성 및 독창성브래그 격자 형성 장치에 설치되는 각각의 미러를 회전가능하게 설치할 필요가 없기 때문에 브래그 격자 형성 장치의 제조비용을 절감시킬 수 있는 효과가 있다. 따라서 광섬유, 플래너 웨이브가이드(planar waveguide), 또는 폴리머 웨이브가이드(polymer waveguide)에 브래그 격자를 형성하기 위하여, 광원으로부터 조사되는 광의 조사각을 용이하게 조절할 수 있는 브래그 격자 형성 장치에 응용 가능한 기술이다.*응용분야광섬유에 브래그 격자가 형성되는 광섬유 격자(fiber grating)는 광섬유 내부의 주로 코어(core)의 굴절률을주기적 또는 비주기적으로 변화시켜 특정 파장의 광을 반사시키거나 투과 손실로 작용하게 하는 광섬유 소자이다. 이러한 광섬유 격자는 광가감 다중화기(OADM 또는 WADM), 분산보상기, 파장선택형 반사거울, 파장 제거 필터, 특정 파장 투과필터, 광섬유 레이저, 모드 변환기, 어븀(에르븀)첨가 광섬유 증폭기의 이득 평탄화 필터 등 광통신 분야에서 응용할 수 있다.*특징 및 장점- 스크류 바를 회전시키는 한번의 동작으로서 최종적으로 대상체로 입사되는 광의 입사각을 용이하게 조절힐 수 있다.-브래그 격자 형성 장치에 설치되는 각각의 미러를 회전가능하게 설치할 필요가 없기 때문에 브래그 격자 형성 장치의 제조비용을 절감시킬 수 있는 효과가 있다.
- 보유기관
- (재)광주테크노파크
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 광대역 CMOS 이미지센서의 빛에 대한 응답특성을 선형응답과 로그응답 사이에서 하드웨어의 변경없이 용이하게 변화시킬 수 있는 이미지센서 및 응답특성을 제어하는 방법에 관한 것이다.광응답특성을 제어할 수 있는 광대역 ＣＭＯＳ 이미지센서및 광응답특성 제어방법은 포토다이오드 및 트랜지스터로 구성되며 리셋발생부로부터 리셋 펄스가 인가됨으로써 동작하는 능동 화소를 포함하는 CMOS 이미지센서에 있어서, 리셋발생부는 리셋 펄스의 최대값을 VDD 로 설정하고 최소값은 VSS보다 큰 값인 ΔV로 설정하여, 선형응답과 로그응답을 결합한 형태의 광응답 특성을 갖도록 한다.리셋발생부에서 발생하는 리셋 펄스에 있어서, 상기 ΔV값을 변화시키면 이미지센서의 선형응답과 로그응답의 경계를 조절할 수 있다.본 기술은 기존의 화소 구조를 그대로 이용하면서 동작 영역을 용이하게 넓힐 수 있다.종래의 광대역 화소 구조에 비하여 fill factor가 높아 화소를 작게 만들 수 있으므로 같은 해상도 대비 면적이 작게 되므로 생산 효율을 높이는 것이 가능하고, 동일한 면적의 실리콘을 이용하여 해상도가 높은 센서를 만들 수가 있다.
- 보유기관
- 연세대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 기타 반도체
*원리 및 구성본 기술은 세슘(Cs)의 특성을 살려 반도체의 증착과정에 이용하는 기술이다. 구체적으로는, 반도체 증착공정에서의 플라즈마 밀도와 플럭스를 증대시켜, 이동도(mobility) 특성이 좋은 반도체소자를 제작하고 증착된 박막의 특성을 향상시켜주는 기술이다. 세슘(Cs)이 본 기술에 핵심인 이유는, 기판거치용장치와 타게트(target)에 바이어스(bias)를 인가한 상태에서 타게트를 상부에 세슘(Cs)입자와 증착활성입자를 함께 분산시켜 타케트를 세슘입자로 입히기 때문이다. 이 과정으로 인해 증착활성입자에 대한 이온화의 활성화와 플럭스 증가를 도와주고, 이를 통해 기판(Substrate) 상부를 증착시킬수 있게 되었다.*특징 및 장점우수한 반도체소자를 제작하는 것이 무엇보다도 중요한 시점에서, 본 기술은 다음과 같은 핵심 역할을 해준다. 1) 증착이 완성된 기판은 이동도(mobility)가 높아야 우수한 반도체소자를 제작하는 것이 가능한데, 본 기술은 이러한 이동도를 향상시키기 역할을 한다.2) 세슘(Cs)의 특성을 반도체의 증착과정에 적용함으로써 반도체 증착공정에서의 플라즈마 밀도 및 플럭스를 증대시키기 때문에, 이동도(Mobility) 특성이 좋은 반도체소자 및 기타 박막 증착과 관련된 기반기술로 이용할 때 굉장히 큰 효과를 가지고 온다.
- 보유기관
- 연세대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 철선 표면을 이온화경향이 강한 아연이나 주석을 먼저 도금하여 소선으로 신선한 후, 10∼50 g·L-1의 농도 범위의 구리염 용액으로 치환 도금하여 구리도금의 두께가 20∼90nm인 구리박막이 도금된 스틸코드의 제조방법을 개시한다.본 발명의 구리박막코드를 사용하여 타이어를 제조하면, 종래의 황동피복코드를 사용하여 제조하는 경우에 비해 접착층 형성이 빨라 타이어 제조시간을 단축하고, 습도와 보관기간 등 사용에 대한 안정성이 제고되며, 접착열화를 지연시킬 수 있다.본 발명은 평균 도금두께가 30∼70nm인 구리박막코드의 제조방법과 적절한 배합고무의 조성에 관한 것이다. 더 상세히는 철선 표면을 이온화경향이 강한 아연이나 주석을 먼저 도금하여 소선으로 신선한 후, 구리염 용액으로 치환 도금하는 것을 특징으로 하는 구리박막코드의 제조방법을 제공하는 것이다. 무거운 하중을 지지하고 동시에 주행중 외부에서 가해지는 충격을 흡수해야 하는 타이어는 충격에 견디면서도 타이어 형태를 유지할 수 있도록 철선을 고무에 삽입하여 구조를 보강한다. 철과 고무는 서로 접착되지 않으므로, 가는 철선을 꼬아 만든 스틸코드 표면에 황동을 피복하여 가황도중 구리황화물 등으로 이루어진 접착층을 생성시켜 스틸코드와 고무를 접착시킨다. 물성이 크게 다른 스틸 코드와 배합고무가 잘 접착되어 있어야만 타이어에 가해지는 충격을 황동피복 코드가 지지할 수 있기 때문에, 황동피복 코드와 배합고무의 접착기술은 타이어 제조에 아주 중요한 핵심기술이다.
- 보유기관
- (재)광주테크노파크
- 등록일
- 2006-06-16
상세보기
일반기술
전기·전자 > 기타 반도체
*원리 및 구성반도체 칩의 정상유무를 전기적으로 테스트하는데 사용되는 수직형 프로브(VERTICAL TYPE PROBE)에 관한 것으로, 수직방향으로 세워져 상단측이 프로브카드측에 고정되고 그 하단측의 팁이 상기 반도체 칩의 패드와 수직으로 접촉되는 수직형으로, 양단의 중간부에 일정길이로 수직하중에 대해 수직상태를 유지하면서 먼저 변형을 일으켜 상기 팁으로 하중이 집중되는 것을 방지하는 3차원 형상으로 된 하중흡수부를 가지므로써 고밀도 배열이 가능하여 고집적화된 반도체 칩의 파인피치(fine pitch)에 효과적으로 대응하고, 검사시 접촉손상을 억제하도록, 광경화성수지 재질로 마이크로광조형 기술(MST ; Micro-Stereolithography Technology)에 의해 제작될 수 있는 수직형 프로브를 제공할 수 있다.*개발 평가고밀도 배열이 가능하여 고집적화된 반도체 칩의 파인피치(fine pitch)에 효과적으로 대응하고, 검사시 접촉손상을 억제하도록, 광경화성수지 재질로 마이크로광조형 기술(MST ; Micro-Stereolithography Technology)에 의해 제작될 수 있는 수직형 프로브를 제공하기 위함이다.*중요성 및 독창성자체 및 접촉손상을 방지하면서, 반도체 칩의 패드와 전체적으로 안정적인 접촉을 실현할 수 있는 특징이 있다.*응용분야제조가 완료된 반도체 칩은 액정표시소자(LCD ; Liquid Crystal Display)나 반도체 패키지로 조립되기 전에그 전기적 특성을 검사하는 EDS(Electrical Die Sorting)검사 및 내장된 테스터(tester)와 검사대상인 단위 반도체 칩을 전기적으로 접촉시킬 수 있는 프로브 카드(probe card)가 탑재된 프로버 스테이션(prober station) 등에 응용이 가능하다.*특징 및 장점-자체 및 접촉손상을 방지하면서, 반도체 칩의 패드와 전체적으로 안정적인 접촉을 실현하고, 저비용으로 대량생산이 가능하며, 고밀도 배열이 가능한 프로브가 제공되게 되어, 전반적으로 검사비용을 절감시키고 검사효율을 향상시키는 효과가 있다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 접합제를 사용하지 않고 세라믹판위에 유전층을 직접 도포하는 공정을 포함하는 정전 척의 제조방법에 관한 것으로서, 산화칼슘, 알루미나, 실리카 , 산화붕소로 제조된 결정화 유리 분말을 유전층 재료로 제공하며, 또한 세라믹 기판위에 전극층을 형성한 후 예비소결하는 공정과, 결정화유리분말을 밀링하여 슬러리를 형성한 후 탈포하는 공정과, 상기의 슬러리를 전극이 예비소결된 세라믹 기판 위에 테이프캐스팅 한 후 건조시켜 유전층을 형성하는 공정과, 상기의 유전층과 전극층을 소결하는 공정을 포함하는 제조방법을 제공함으로써 종래의 제조방법에 비하여 공정의 단순화로 제조원가를 낮출 수 있으며, 별도의 접합제를 사용하지 않기 때문에 종래의 정전 척보다 열에 강하며 입자오염이 낮은 효과가 있다.본 발명은 특정 조성의 결정화유리를 유전층 재료로 사용함으로써, 정전 척으로 사용되기에 적합한 물성을 갖으면서 세라믹판 상부에 접합하여 웨이퍼 공정에 수반되는 온도변화에도 안정된 접합성을 유지할 수 있는 유전층을 제공하는 것이며 또한, 접합제를 사용하지 않고 세라믹판위에 유전층을 직접 도포하는 공정을 포함하는 정전척의 제조방법을 제공하는 것이다. 본 발명의 유전층 재료로 개발된 CASB 결정화유리는 유전상수와 전기비저항 특성이 정전 척으로 사용되기에 적합하며, 세라믹 기판과의 접합성이 우수할 뿐만 아니라 열팽창계수가 알루미나 세라믹기판과 유사하여 다양한 온도변화 조건에서도 안정성을 확보할 수 있다. 또한 본 발명의 정전척 제조방법은 종래의 제조방법에 비하여 공정의 단순화로 제조원가를 낮출 수 있으며, 별도의 접합제를 사용하지 않기 때문에 종래의 정전 척보다 열에 강하며 입자오염이 낮다.
- 보유기관
- 호서대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 디지털 미세거울표시소자(Digital Micromirror Device) 패키지에 관한 것으로, 보다 상세하게는 기판(Substrate)을 금속재로 구성하여 기판에 대한 윈도우프레임의 접합이 금속과 금속간의 직접 용접방식(Welding)에 의하여 이루어지도록 하여 패키지조립공정을 간편하게 할 수 있도록 하고, 제조원가를 크게 낮출 수 있도록 하며, 히트싱크(Heat Sink) 없이도 외부로의 빠른 열전달이 이루어지게 하여 열화(劣化)를 방지할 수 있도록 하고, 그에 따라 수명의 연장과 고휘도의 특성을 꾸준히 유지할 수 있도록 한 디지털 미세거울표시소자 패키지어셈블리에 관한 것이다.본 발명을 적용하면, 디지털 미세거울표시소자 장착홈으로 부터 일정 거리 이격된 금속재 기판의 둘레로부터 동일 금속재의 돌출턱이 일체로 동출 형성되고, 상기 디지털 미세거울표시소자 장착홈의 상방으로부터 금속재의 윈도우프레임에 의해 고정된 광학윈도우가 덮여진 상태에서 상기 금속재의 윈도우프레임과 돌출턱이 웰딩접합됨에 따라 패키지 제조공정이 종래에 비하여 현저하게 단순화되고, 그 결과 생산원가가 절감된다. 또 상기 기판과 돌출턱이 모두 동일 금속재로 이루어지기 때문에 디지털 미세거울표시소자 칩의 구동시 발생되는 열이 히트싱크 없이도 외부로 빠르게 방출되기 때문에 부품의 열화가 방지되면서 수명단축 및 특성저하가 방지된다.
- 보유기관
- 호서대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 반도체 기판의 박막 제거용 식각장치에 관한 것으로서, 냉각기 및 가열기에 의해 온도가 조절되는 진공의 챔버 내부에서 무수 불화수소와 함께 물 또는 알콜류의 증기 등의 공정가스를 분사하여 기판의 식각이 이루어지도록 하는 장치에 있어서: 상기 챔버 내에서 공정가스 및 비활성가스를 공급받도록 장착되고, 하부가 개방되는 최소한의 독립공간을 형성하는 반응기; 상기 반응기의 하부를 개폐하도록 상하운동 가능하게 장착되고, 상하운동 가능한 받침대를 개재하여 기판을 수용하는 다이; 그리고 상기 반응기 내부로 각각의 공정가스를 보내는 가스관과, 반응 후 가스를 외부로 유도하는 배기관 등의 배관부재를 포함하여 이루어지는 것을 특징으로 한다.이에 따라 불화수소물을 사용한 증기상 공정에서 주요 부품의 부식에 의한 내구성 저하를 방지하는 효과가 있다본 기술에 의하여 새롭게 제안된 불화수소를 사용한 산화막 건식식각 장치 및 공정법에 의해서 종래의 장치 및 공정법이 갖는 문제점들이 개선되는 바, 내식성이 우수한 알루미나를 반응기 재질로 사용하고, 공정가스 중 불화수소와 증기를 이중관을 사용하여 완전히 분리하여 도입하고, 반응 후 잔여 가스가 산화막으로 구성된 트랩을 통과하도록 함으로써 금속재료의 부식 문제를 해결하였다. 이로 인하여 장치의 수명, 성능 유지가 향상될 뿐만 아니라 안정성이 크게 증대되게 되었다. 또한, 반응기의 부피를 최소화하여 공정 조건에 도달하는 초기 시간을 최소화함으로써 초기 반응 시간에 의한 악영향을 최소화하고 공정의 재현성을 향상시키게 되었다. 뿐만 아니라 진공 챔버와 반응기를 분리한 이중 구조를 고안함으로써 독성 가스의 유출에 의한 위험을 배제할 수 있게 되었다. 또한, 플라즈마를 이용한 이온화 공정의 도입으로 증기의 사용을 피할 수 있어서 증기의 사용에 따른 부식성 증가 문제를 근본적으로 해결하였고, 반응 생성물인 SiF4와 H2O 등의 재 반응으로 인한 잔류물 발생 가능성을 배제할 수 있게 되었고, 플라즈마의 발생 시점이 공정의 시작 시점이 되게 함으로써 공정 조건에 도달하는 초기 시간의 악영향을 배제할 수 있어서 공정 재현성을 향상시킬 수 있고, 산화막 종류에 따른 식각 선택비를 감소시킬 수 있어서 콘택홀에서의 자연산화막 제거 공정 등에 더욱 효과적으로 활용할 수 있게 되었다. 결국 플라즈마에 의한 이온화 공정을 이용함으로써 공정 성능이 크게 향상되고 특히 고진공 공정에 매우 적합하게 되었다.
- 보유기관
- 호서대학교
- 등록일
- 2006-05-24
상세보기