산업기술 통합검색
비정질 실리콘의 국부적인 결정화가 가능한 결정화 장치를 개시한다. 결정화 장치는 외부로부터 발열 소스를 제공받아 열을 발산하는 발열부, 발열부를 지지하고, 발열 소스를 발열부로 제공하는 지지부, 및 발열부를 내부에 수납하고, 복수의 개구부가 형성되어 열을 대상물에 제공하는 롤러를 포함한다. 따라서, 기판의 손상없이 국부적으로 결정화를 할 수 있다.
이중막 구조의 Tunnel barrier를 이용한 Nand Flash device의 형성 방법은 다음과 같다. 1. 반도체 기판위에 SiO2를 증착하는 단계. 2. SiO2 막 상에 Al2O3막을 증착하는 단계. 3. SiO2 막 상에 Niobium-silicate 또는 Lanthanium-silicate등의 High-k 막을 증착하여 이중막의 tunnel barrier를 형성시키는 단계. 4. 이 위에 charge trap layer로서 Nitirde layer를 증착하는 단계. 5. 이 후 Blocking oxide로 Al2O3 막을 증착하고 나서 RTP를 이용하여 densify 시키는 단계. 6. 이 후 gate 전극 물질로 SONOS 공정을 위해 n+ poly silicon을 MANOS 공정을 위해 TaN 같은 metal gate로 증착하는 단계 7. 이 후 hard mask 막을 이용하여 gate stack patterning을 완성하는 단계로 이루어진다.
DET-PD에 gain curve가 개선된 TSPC-PD를 이용함으로써 -2π~2π의 phase capture range를 가지면서도 DET-PD의 gain을 유지 하였으며, VCDL의 buffer를 개선하여, VCDL을 통과할때 생긴 duty cycle distortion을 복원하였고, 마지막으로 buffer에서 완벽하게 복원하지 못한 duty cycle 차이는 DET-PD안에 있는 DCDCC에서 compensation 해줌으로써, 기존의 DET-PD의 gain에서 거의 손해를 보지 않으면서도 안정적으로 동작할 수 있도록 하였다.
종래 문제점을 해결하기 위한 본 발명의 기술적 원리 -본 발명은 종래의 tunnel oxide의 scaling 한계를 극복하기 위한 것으로서 High-k 물질을 사용하여 기존 SiO2 사용시 대비 EOT (equivalent oxide thickness)를 낮추면서 SiO2와의 이중막 구조를 통해 tunnel barrier의 hight는 유지함으로써, Program/erase 속도등의 동작 특성은 개선하면서 retention특성 및 leakage 특성등의 device 안정성을 확보하고자 하였다. 본 발명의 구성 및 그 전반적인 동작 설명 -이중막 구조의 Tunnel barrier를 이용한 Nand Flash device의 형성 방법은 다음과 같다. 1. 반도체 기판위에 SiO2를 증착하는 단계. 2. SiO2상에 Lanthanium-silicate, Niobium silicate 등의 High-k silicate 막을 증착하여 이중막의 tunnel barrier를 형성시키는 단계. 3. 이 위에 charge trap layer로서 Nitirde layer를 증착하는 단계. 4. 이 후 Blocking oxide로 Al2O3 막을 증착하고 나서 RTP를 이용하여 densify 시키는 단계. 5. 이 후 gate 전극 물질로 SONOS 공정을 위해 n+ poly silicon을 MANOS 공정을 위해 TaN 같은 metal gate로 증착하는 단계 6. 이 후 hard mask 막을 이용하여 gate stack patterning을 완성하는 단계로 이루어진다.
증착된 박막의 전기적인 특성을 모델링하는 방법에 있어서, 공정변수에 따른 박막의 전체 Spectra 데이터로부터 유의미한 데이터를 선택한다. 기 선택된 유의미한 데이터로부터 주성분분석을 이용하여 주성분을 추출해 낸다. 상기 추출된 주성분에 신경망 모델링을 적용하여 상기 증착된 박막의 전기적인 특성과 공정변수 사이의 공정 모델링을 제시할 수 있다. 공정을 수행하는데 있어서 공정 변수는 공정 챔버 내의 압력, 챔버내 기판의 온도, 소스의 온도 및 소스가 공급되는 과정에서의 온도 등 공정에 영향을 줄 수 있는 조절이 가능한 변수 등으로 이루어 지며, 상기 제시된 공정 모델링 결과를 통해 상기 공정 변수의 변화에 따른 증착된 박막의 전기적인 특성의 결과를 예측할 수 있다. 상기 공정 모델링에 있어서, 전체 Spectra 데이터에서 유의미한 데이터를 선택한 후, 기 선택된 유의미한 데이터로부터 추출된 주성분에 신경망 모델링을 적용하여 획득된 모델은 전체 Spectra 데이터에서 추출된 주성분에 신경망 모델링을 적용하여 획득된 모델에 비교할 때, 더 빠른 시간내에 충분한 설명력을 가진다. 또한, 원하는 박막의 특성을 위해 필요한 공정변수들의 값을 획득할 수도 있다.
본 기술은 몸의 한 지점에만 부착하여 심전도를 측정하는 ECG센서에 관한 것이다. 본 기술에서 제시하는 ECG센서는 두 전극이 폴리이미드 기판 위에 제작된 형태이며, MEMS 기술을 이용하여 전체 크기가 매우 작다. 또한, 심장으로부터 퍼지는 모든 신호들을 수렴하기 위해 두 전극 중 바깥쪽 전극은 고리형 모양으로, 안쪽의 전극은 원형 모양으로 제작되었다.
본 기술은 탄소나노 튜브나 산화물 옥사이드를 플로팅 게이트로 사용하여 저온 공정에서도 플로팅 게이트 및 채널 영역을 형성할 수 있어 Si에서는 수직 Stack이 가능할뿐 아니라 유리 기판에서도 플래쉬 메모리 제작이 가능하며 또한 Flexible 기판에도 응용하여 플래쉬 메모리를 제작 가능한 방법을 제공한다.
요약 정보가 없습니다.
1. Serial CAM과 Parallel CAM 사이의 연결회로로서 PMOS와 NMOS 모두 가지고 있다. 2. 직렬로 연결된 두개의 matchline precharge TRs (MP1 and MP2)가 있다. 3. Precharge transistor (MP1)가 켜지는 시간을 최적화 하기위한 Replica serial stage와 replica searchline driver 있다. 4. Precharge transistor (MP1)가 꺼지는 시간을 최적화 하기위한 replical parallel stage가 있다.
요약 정보가 없습니다.
본 기술이 이루고자 하는 기술적 과제는 박막(Si, SiGe) 또는 nanowire, nanorod 등에 plasma doping방법을 이용하여 Carbon을 도핑 함으로써 strained layer을 형성시켜 carrier mobility를 향상시키는 효과를 이루고자 한다. 기존의 gas를 흘려주어 박막에 carbon을 도핑 하던 CVD(Chemical vapor deposition) 또는 gas source MBE(Molecular beam epitaxy)방식은 carbon 도핑량 약 1.5% 안팎의 농도가 박막내에 도핑된다고 보고되고 있는데, 플라즈마 도핑 방법을 사용할 경우 그 이상의 carbon 도핑량을 증가시킬수 있다.
본 기술은 MOS 가변 용량 다이오드(Varactor Diode)를 사용하여 저잡음 증폭기(LNA)의 새로운 광대역 입력정합회로를 제안한다. 새로운 구조의 입력정합회로를 통해 광대역에서의 연속적인 입력정합이 가능하게 하였다.
본 기술은 기존의 구조를 탈피한 새로운 비휘발성 메모리 소자의 개념 및 그 제조 방법에 관한 내용으로, 특히 금속 나노점을 전하 트랩 사이트 (Charge trap site)로 사용하며, 기존의 전형적인 MOS 구조를 탈피하여 본 기술에서 새롭게 제안하는 구조를 통해 1개의 메모리 소자에 4bit 이상의 저장 능력을 갖는 멀티 레벨 셀 메모리 소자에 대한 개념과 그 제조 방법을 제공하는데 그 목적이 있다. 본 기술에서 제안하는 메모리 소자의 경우, 소스와 드레인 영역이 형성된 실리콘 기판 위에 제작이 되며, 터널링 절연막, 금속 나노닷, 블로킹 절연막, 게이트 전극을 순차적으로 형성한다. 여기에서 터널링 절연막과 블로킹 절연막은 SiO2로 형성되고, 일함수 (work function)가 큰 금속, 예를 들어 금, 은, 니켈, 백금 등이 금속 나노닷을 형성하기 위한 물질로 사용될 수 있다. 4bit 이상의 멀티 레벨 셀은 금속 나노닷으로 이루어진 전하 트랩 사이트가 가지는 전하의 지역화 특성에 의해 이루어 질 수 있다. 새롭게 제안되는 구조는 기존 MOS 구조의 3 전극 (소스, 드레인, 게이트) 형태에서 발전하여, 4개 이상의 전극(4+terminal)을 가지는 구조이며, 각 bit는 여러 가지 게이트 모양(사각형, 육각형, 팔각형)의 꼭지점에 해당하는 지역에 저장이 되는 특성을 갖는다.
SSD란 Solid-state disk의 약자로 모든 구성요소가 반도체로 구성되어 속도, 내구성, 크기, 저전력 면에서 기존의 하드 디스크 대비 월등한 특성을 보여주는 차세대 저장장치이다. 현재 PC용으로 출시되는 SSD(Solid-state disk)는 비휘발성 메모리인 낸드플래시메모리가 사용되며 빠른 외부 호스트와 느린 낸드플래시메모리 간의 이동 데이터를 일시 저장하는 캐시버퍼가 존재하게 된다. 이것은 외부 호스트가 SSD를 접근할 때 자주 요청되는 데이터를 저장하여 느린 낸드플래시메모리까지의 접근 없이 빠른 속도로 데이터의 출력을 할 수 있게 해 준다. 캐시버퍼는 쓰기를 어떻게 운영하는가에 따라 크게 두 가지 방식이 있는데 직접쓰기(write-through)방식과 나중쓰기(write-back 또는 copy-back)방식이 있으며, 갑작스런 전원 차단의 경우로부터 데이터의 보존을 보장하기 위해 기존의 SSD는 직접쓰기방식을 채용한다. 그러나 직접쓰기방식은 SSD의 쓰기 모드에서 아무런 속도 향상의 이득을 가져다 주지 못한다. 이에 캐시버퍼의 운영 방식을 직접쓰기방식 대신 나중쓰기방식을 채택함으로써 SSD의 쓰기 속도를 전반적으로 향상 시키고, 갑작스런 전원 차단으로 인한 데이터의 신뢰성 문제는 SSD 내부에 백업용 전원 공급기를 두어 해결을 한다. 또한 낸드플래시메모리의 수명 연장을 위한 wear-leveling은 데이터가 캐시버퍼에서 낸드플래시메모리로 옮겨질 시 수행되도록 하여, 나중쓰기방식 환경에서 그 수행 횟수를 줄여 쓰기 속도의 추가적인 향상이 가능하다.
RF 마그네트론 반응성 이온 식각(RIE)을 이용하여 적은 에너지로 기판에 손상 없이 식각할 수 있고, 측벽 보호막을 형성함으로써 수직적 식각이 가능하도록 하는 방법을 제공하고자 함본 기술의 다결정 3C-SiC 식각방법은 다음과 같은 단계를 포함함⑴ 이산화규소/실리콘 기판위에 캐리어 가스, 전구체 및 수소를 주입함으로써 대기압 고온 화학기상증착법으로 다결정 박막을 성장시키는 다결정 성장단계⑵ 다결정 3C-SiC 박막 상에 식각 마스크를 형성한 후 하드 베이킹(Hard Baking)하는 마스크 형성단계⑶ 원하는 패턴 형상만을 남겨 놓기 위하여 건식 식각을 통해 패턴을 형성하는 식각 수행단계<기술의 특징>- 산소 유량, 고주파 전력, 챔브 압력 및 전극 간격을 조절하여 언더컷(under cut)의 형성 없이 수직적 식각을 할 수 있음- 박막에 손상 없이 M/NEMS 구조물의 제작이 가능하며, 빠른 식각율을 가짐- 표면/벌크 마이크로머시닝 기술을 이용한 차세대 자동차, 선박, 우주항공 산업 및 바이오용 M/NEMS에서도 쉽게 적용가능 함
저용량화 실현이 가능하고 응답속도 특성이 우수하여 소형화 전자기기에 적용가능한 과전압 보호소자를 제조하는 방법을 제공하고자 함.본 발명은 낙뢰 등의 과전압 인가 시 전자기기의 오동작 및 파괴가 방지되도록, 외부에서 인가되는 과전압을 흡수하여 접지로 유입시켜 내부회로를 보호하고 안전사고를 예방할 수 있는 과전압 보호소자의 제조 기술임. 평판형의 절연성 기판 상면에 전도성 박막을 형성시킨 후, 중앙부를 분리시켜 한 쌍의 방전전극과 방전전극 사이의 방전간격이 형성되도록 함. 절연성 기판의 양 끝에 방전전극과 연결되는 단자전극을 형성하고, 방전전극 내부 및 위에 과전압 보호수지를 도포하여 열처리함. 과전압 보호수지가 도포되지 않은 방전전극과 단자전극은 절연성 보호수지를 도포하여 열처리함.<기술의 특징>-서로 혼합된 전도성 미분말과 절연성 미분말이 액상의 절연성 열경화성 수지와 혼합되어 형성된 과전압 보호수지를 이용함에 따라, 과전압 보호소자의 저용량화 및 소형화 적용기기로 적용이 가능함. - 일정 중량의 절연성 열경화성 수지에 대해 전도성 미분말과 절연성 미분말 간의 중량비 조절만으로 빠른 응답특성을 유지하면서 저용량 내지 고용량 특성의 다양한 방전개시전압을 갖는 과전압 보호소자가 용이하게 제작 할 수 있음.- 과전압 보호수지가 방전간격 내부 및 각 방전전국의 상면 및 측면을 감싸도록 도포됨에 따라, 과전압 인가시 각 방전전극이 서로 이격된 공간에서 발생되는 방전이 흡수되어 과전압 흡수 효율이 증강됨.- 과전압 보호수지 및 절연성 보호수지와 같은 수지재를 이용함에 따라, 제작 과정이 용이할 뿐만 아니라 제작단가가 절감될 수 있으며, 대량생산에 유리함.- 절연성 보호수지에 의해 과전압 보호수지방전전극 및 단자전극이 외부 환경으로부터 보호되고, 과전압 유입시 전기적 충격과 열화에 의한 손상을 방지할 수 있음.- 절연성 보호수지는 특정 색상으로 코팅 처리됨에 따라 방전개시 전압값이 표시 가능함.
본 발명은 방열 지붕이 몰딩된 열방출형 반도체 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 다이 패들(DIE PADDLE), 상기 다이 패들에 탑재되는 반도체 칩, 리드 프레임을 포함하는 반도체 패키지에 있어서, 상기 반도체 칩에 부설된 본드 패드(BOND PAD)와 상기 리드 프레임의 인너 리드(INNER LEAD)를 전기적으로 연결시키는 와이어(WIRE); 상기 반도체 칩의 상면(TOP SURFACE)에 본딩된 방열 지붕(HEAT - RADIATING CANOPY); 및 상기 다이 패들, 반도체 칩, 와이어 및 인너 리드 전체를 감싸고, 상기 방열 지붕의 하면을 몰딩하는 몰딩제; 를 포함하고, 상기 방열 지붕의 상면은 외부로 노출되며, 상기 방열 지붕의 하면 중 반도체 칩과 접촉하는 부분이 함몰되어 있는 것을 특징으로 하는 열방출형 반도체 패키지를 제공한다. 본 발명은 미국특허등록까지 완료된 상태이다.
해당 기술은 면광원용 도광판에 관한 것으로, 특히 휘도가 균일토록 보정하는 확산판 없이도 효율적인 빛 투과와 균일한 밝기를 얻도록 한 면광원용 도광판에 관한 것이다. 해당 기술은 일 측면에 놓인 광원으로부터 입사되는 빛을 분산시켜 상면으로 투과시키는 면광원용 도광판에 있어서, 상기 상면에는 임의의 폭을 갖는 패턴이 연이어서 형성되되, 상기 패턴은 상기 상면에서 소정의 높이로 돌출된 형상이며, 상기 광원에서 멀어질수록 그 높이가 변화되는 것을 특징으로 한다.전술한 목적을 달성하기 위해 해당 기술은 일 측면에 놓인 광원으로부터 입사되는 빛을 분산시켜 상면으로 투과시키는 면광원용 도광판에 있어서, 상기 상면에는 임의의 폭을 갖는 패턴이 연이어서 형성되되, 상기 패턴은 상기 상면에서 소정의 높이로 돌출된 형상이며, 상기 광원에서 멀어질수록 그 패턴의 폭이 변화되는 것을 특징으로 한다.
해당 기술은 도광판에 관한 것으로, 특히 휘도가 균일토록 보정하는 확산판 없이도 효율적인 빛 투과와 균일한 밝기를 얻도록 한 도광판에 관한 것이다. 또한, 해당 기술은 일 측면에 놓인 광원으로부터 입사되는 빛을 분산시켜 상면으로 투과시키는 도광판에 있어서, 상기 상면에는 임의의 폭을 갖는 패턴이 연이어서 형성되되, 상기 패턴은 상기 상면에서 소정의 높이로 돌출된 형상이며, 상기 광원에서 멀어질수록 패턴의 간격이 변화되는 것을 특징으로 하는 도광판을 제공한다.해당 기술은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 빛이 투과되는 평면에 나노미터 크기의 패턴을 규칙적으로 배열하고 이 패턴의 모양 또는 패턴 사이의 간격을 사용하는 광원의 종류(LED 또는 CCFL)와 광원의 개수에 따라 변화시킴으로써, 확산판 없이도 투과되는 빛이 그 전면에 걸쳐 균일한 밝기를 갖도록 한 도광판을 제공하는데 그 목적이 있다.
해당 기술은 임의 형상을 나노미터급으로 패터닝하기 위한 노광장치에 관한 것으로 새로운 회로를 제작할 때 해당 마스크만 바꿔주면 되므로 반도체 공정 시 칩의 단가를 혁신적으로 낮출 수 있을 뿐만 아니라 나노미터 가공이 필요한 전 분야에서 연구와 생산을 용이하게 할 수 있는 임의 형상을 나노미터급으로 패터닝하기 위한 노광장치 및 프리어 변환된 패턴이 형성된 마스크 제작 방법에 관한 것이다. 특히 임의 형상을 원점대칭의 형태로 만들어 프리어변환을 한 뒤 음수를 제거하는 방법으로 프리어변환된 패턴이 형성된 마스크를 만들어 노광장치에 특별한 추가사항없이 임의형상을 나노미터급으로 패터닝할 수 있다. 해당 기술의 임의형상을 나노미터급으로 패터닝하기 위한 노광장치는 광원을 제공하는 램프를 구비한 광원부, 상기 광원의 광이 통과하고 프리어변환된 패턴이 형성된 마스크를 장착하는 마스크부, 상기 마스크부를 지난 광을 프리어변화시키기 위한 적어도 하나의 렌즈로 구성된 렌즈부 및 photoresistor가 증착된 웨이퍼가 장착되는 PR부를 포함하여 구성된 것을 특징으로 프리어변환된 패턴이 형성된 마스크를 이용하는 노광장치를 제공한다.