일반기술
전기·전자 > 광전자
본 발명은 광양자테 레이저 다이오우드(photonic quantum ring: PQR)에 관한 것으로, 수평면으로 뻗은 다수 층이 수직 방향을 따라 교대로 적층되어, n 형 다중층 분산형 브랙 반사기(distributed Bragg reflector: DBR)와 p 형 다중층 DBR 사이에 끼워진 활성 영역의 테두리를 따라 수직축 방향에 대한 경사각의 함수로 표현되는 일정한 범위의 다양한 파장의 빛이 발진되며, 상기 발진된 빛이 투과되도록 피복층이 상기 활성층을 둘러싸고, 상기 활성 영역에서 3차원 발진된 빛이 보여지고 감지될 수 있도록 스트립형(striped) 또는 분리형 상부 전극을 상부 다중충 DBR의 상단부에 침착함으로써, 수 μA의 문턱전류로 동작하고, 스펙트럼의 파장 피크가 온도에 대해 T 1/2 의존성을 가지며, 문턱전류가 직경의 제곱에 비례하는 광양자테 레이저 다이오우드의 특성을 이용한 대용량의 고집적 반도체 레이저 다이오우드를 제작할 수 있다. 수평면을 따라 형성된 다수 개의 층이 수직으로 적층되는 광양자테(photonic quantum ring : PQR) 레이저 다이오우드에 있어서, n 형 다중층 분산형 브랙 반사기(distributed Bragg reflector: DBR)와 p 형 다중층 DBR 사이에 끼워져서, 수직축 방향에 대한 경사각의 함수로 표현되는 일정한 범위 내의 다수 개의 파장을 갖는 빛을 그 테두리를 따라 발진시키는 활성 영역; 보다 큰 굴절률을 갖고 상기 활성 영역을 둘러싸면서 발진된 빛을 투과시키되, 상기 빛은 등평면 환형 레일리 구속 조건(in-plane annular Rayleigh confinement)에 의해 구속되는 피복층; 수직 공동 표면 방출형 레이저(vertical cavity surface emiting laser: VCSEL)의 서로 연결된 고리형 상부 전극과는 달리, 상기 활성 영역에서 3차원 발진이 보여지고 감지될 수 있도록 형성된 스트립형(striped) 또는 분리형 상부 전극을 포함하는 것을 특징으로 하는 광양자테 레이저 다이오우드.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 테트라벤조테트라아자사이클로헥사데신 화합물 및 그 염, 그 제조방법 및 이를 이용하고 있는 액정표시소자를 개시한다. 본 발명에 따른 화학식 1의 테트라벤조테트라아자사이클로헥사데신 화합물은 -4.3℃ 정도의 저온에서 270℃ 정도의 고온까지 액정 성질을 가진다. 따라서, 이러한 액정 화합물을 이용하면 기기 사용 범위가 매우 넓은 액정표시소자를 제조할 수 있다. 화학식 1로 표시되는 테트라벤조테트라아자사이클로헥사데신 화합물 및 그 염: 〈화학식 1〉 [IMAGE 10] 상기식중, R 1 , R 2 , R 3 및 R 4 는 서로에 관계없이 수소, 탄소수 1 내지 30의 알킬기, 탄소수 1 내지 30의 알킬옥시기, 할로겐 원자, 할라이드, 하이드록시기 및 탄소수 6 내지 30의 방향족환기로 이루어진 군으로부터 선택된다.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 계측기기
본 발명은 고속 전기화학 임피던스 측정장치 및 방법에 관한 것이다. 본 발명에 따른 상대전극을 통하여 임피던스 측정방법은 전해용액의 반응전위(reaction potential)인 DC전압을 전해용액에 인가하고, 소정의 시간 간격후에 상기 DC전압에 미분 또는 적분된 dirac-delta함수의 전압이 부가된 신호전압을 상기 전해용액에 인가하는 제1과정; 상기 전해용액에 있는 작업전극을 통하여 측정된 신호전류로부터 변환된 디지털데이터 전압중에서 상기 미분 또는 적분된 dirac-delta함수의 전압에 기인된 디지털데이터값만을 산출하여 적분 또는 미분 연산한 후 퓨리에변환하는 제2과정; 및 상기 퓨리에변환된 값으로 각 주파수에 따른 임피던스를 산출하는 제3과정을 포함하며, 또한 상기 제1과정에서 상기 전압을 전류값으로서 인가한 후 제2 내지 제3과정에서 상기 작업전극에서 측정된 신호전압을 이용하여 동일한 방법으로 임피던스를 산출하는 과정을 포함한다. ; 본 발명에 의하면, 동일한 진폭과 위상을 가지는 모든 주파수 성분을 동시에 전해용액에 인가할 수 있음으로써, 각 주파수에 대하여 고속으로 전해용액의 임피던스를 측정할 수 있으며, 또한 전해용액에 반응전위와 스텝전압을 인가하는 시간 간격차에 따라 산출된 임피던스들을 조사하여 전해용액에서의 물질이동과 전자이동이 임피던스 측정에 미치는 정도를 효과적으로 파악할 수 있다. 상대전극을 통하여 전해용액의 반응전위(reaction potential)인 DC전압을 전해용액에 인가하고, 소정의 시간 간격후에 상기 DC전압에 미분 또는 적분된 dirac-delta[IMAGE 41] 함수의 전압이 부가된 신호전압을 전해용액에 인가하는 제1과정; 상기 전해용액에 있는 작업전극을 통하여 측정된 신호전류를 전압으로 변환시킨 디지털데이터값 중에서 상기 미분 또는 적분된 dirac-delta[IMAGE 57] 함수의 전압에 기인된 디지털데이터값만을 산출하여 적분 또는 미분 연산한 후 퓨리에변환하는 제2과정; 및 상기 퓨리에변환된 값으로 각 주파수에 따른 임피던스를 산출하는 제3과정을 포함함을 특징으로 하는 고속 전기화학 임피던스 측정 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 마이크로웨이브 플라즈마 화학증착법을 이용하여 실리콘 기판상에 고배향성을 갖는 에피텍셜 다이아몬드 박막을 형성하는 방법에 관한 것이다. ; 본 발명의 방법은 기판으로서 미스컷이 1°∼30°범위인 Si〈111〉기판을 이용한다. 그리고, 반응 가스로서는 수소증의 메탄농도가 0.6%이하가 되도록 수소와 메탄을 이용한다. 증착중, 기판은 850 내지 1000℃의 온도로 유지되고 반응조는 10 내지 50 토르(Torr)의 압력으로 유지된다. (가) 미스컷이 1°내지 30°범위인 Si〈111〉기판을 적용하는 단계와; (나) 상기 기판을 마이크로웨이브 화학 증착 시스템의 반응조내에 장입하는 단계와; (다) 상기 반응조내에, 수소와 메탄을 반응가스로서 도입하는 단계와; (라) 상기의 반응조내에 마이크로웨이브 파워를 가하여 상기 기판상부에 플라즈마를 형성시키는 단계를 포함하는 것을 특징으로 하는 실리콘 기판상에 에피텍셜 다이아몬드 박막을 형성하는 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 수용 또는 지지되는 가열대상 물질의 오염을 감소시키고 향상된 내구성을 가지며, 탄소지그, 탄소보트, 탄소서셉터 등으로 이용되는, 표면에 등방성 열분해 탄소 박막이 형성된 가열용 탄소 재료에 관한 것이다. 또한, 가열용 탄소재료에 등방성 열분해 탄소박막을 형성하는 방법은 가열용 탄소재료를 파티클과 함께 반응관내에 장입하는 단계와 상기 반응관을 탄소 소오스 가스의 열분해 반응을 일으킬 수 있는 온도까지 가열하는 단계와 상기 반응관을 회전시키면서 상기 반응관내에 탄소 소오스 가스를 운반가스와 함께 유입시켜서, 상기 탄소 재료에 열분해 탄소를 증착시키는 단계를 포함함을 특징으로 하는, 가열용 탄소 재료에 등방성 열분해 박막을 형성하는 방법을 포함한다. 가열용 탄소재료를 파티클과 함께 반응관내에 장입하는 단계와; 상기 반응관을 탄소 소오스 가스의 열분해 반응을 일으킬 수 있는 온도까지 가열하는 단계와; 상기 반응관을 회전시키면서 상기 반응관내에 탄소 소오스 가스를 운반가스와 함께 유입시켜서, 상기 탄소재료에 열분해 탄소를 증착시키는 단계를 포함함을 특징으로 하는, 가열용 탄소재료에 등방성 열분해 박막을 형성하는 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 산소 음이온이 기판상의 박막내로 입사되는 것을 최소화시키고, 박막의 에피택시 정도를 증가 시킬 수 있는, 스퍼터링에 의해 기판상에 박막을 형성하는 방법에 관한 것이다.; 본 발명의 방법은 진공조내에 놓여진 기판의 상부에 그리드를 설치하고, 상기 그리드에 (+) 바이어스를 가하면서, 산소 플라즈마를 포함하는 플라즈마를 이용하여 기판상에 스퍼터링 증착을 수행한다. 플라즈마를 발생시킬 수 있고 내부에서 산화물 타깃을 구비하는 진공조내에 기판을 배치하는 단계와; 상기 기판의 상부에 그리드를 설치하여, 상기 기판이 상기 그리드에 의해 상기 타깃으로부터 가리워지도록 하는 단계와; 상기 그리드에 (+)바이어스를 가하면서, 상기 진공조내에서 산소 플라즈마를 포함하는 플라즈마를 발생시켜서 상기 기판상에 산화물을 스퍼터링 증착하는 단계를 포함함을 특징으로 하는 기판상에 박막을 형성하는 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 저온 Pd/Ge 옴 전극을 이용한 자기 정렬 게이트(self-aligned gate) 트랜지스터 반도체 소자의 제조방법에 관한 것으로, GaAs 또는 InP 층을 포함하는 기판을 갖는 트랜지스터 반도체 소자의 제조방법에 있어서, 게이트 전극 제작 후, Pd와 Ge를 차례로 증착하고 열처리하여 옴 전극을 제작하는 것을 특징으로 하는 본 발명의 방법에 따르면 보다 미세한 패턴으로 자기 정렬 게이트 전극을 제작할 수 있다. GaAs 또는 InP 층을 포함하는 기판을 갖는 트랜지스터 반도체 소자의 제조방법에 있어서, 소자 분리를 위한 메사 에칭 공정을 실시하는 단계; 게이트 패턴을 형성시키고 게이트 리쎄스 에칭을 한 후, Ti, Pt, Au를 차례로 증착하여 게이트 전극을 형성시키는 단계; 및 Pd와 Ge를 차례로 증착시킨 후 열처리하여 소오드-드레인 옴 전극을 제작하는 단계를 차례로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명의 비정형 고 전자 이동도 트랜지스터는, 반도체 기판상에 버퍼층, GaAs 스페이서층, lnGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 GaAs 캡층이 순차적으로 형성된 구조로서, 상기 GaAs 캡층은 불순물 도핑이 이루어지지 않은 진성이고, 상기 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지며, 상기 GaAs 캡층과 각각 오믹 접촉 저항을 이루는 소스 전극 및 드레인 전극을 구비하는 점에 그 특징이 있다. 반도체 기판상에 버퍼층, GaAs 스페이서층, lnGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 GaAs 캡층이 순차적으로 형성된 비정형 고 전자 이동도 트랜지스터에 있어서, 상기 GaAs 캡층은 불순물 도핑이 이루어지지 않은 진성이고, 상기 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지며, 상기 GaAs 캡층과 각각 오믹 접촉 저항을 이루는 소스 전극 및 드레인 전극을 구비하는 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 기타 전기 응용 기술
본 발명은 고속으로 동작하는 전류모드 임피던스가 정합된 양방향 버퍼회로를 개시한다.; 본 발명에 따른 동일한 입출력버퍼를 내장한 외부 칩과 신호를 양방향으로 전송하는 전류모드 입출력 버퍼는, 상기 외부 칩으로 전송하고자하는 송신신호(IN1)과 상기 외부 칩으로부터 수신되는 송신신호(IN2)의 평균 전류값(I1)을 평균전압으로 변환하여 출력하는 송수신평균전압 출력부(210); 상기 송신신호(IN1)의 전압레벨에 따라 선택적으로 생성된 소정의 기준전류값(Iref)을 기준전압으로 변환하는 기준전압출력부(220); 상기 송수신평균전압 출력부와 상기 기준전압출력부에서 생성한 전압을 비교하여 상기 외부 칩으로부터 전송된 수신신호에 상응된 로직신호를 출력하는 비교기(230); 및 상기 외부 칩에 접속된 전송선의 특성임피던스와 같도록 바이어스전압을 생성하여 상기 각 출력부에 공급하는 바이어스전압 생성부를 포함함을 특징으로 한다. ; 본 발명에 의한 임피던스가 정합된 전류모드 양방향 입출력 버퍼는 하나의 전송선로를 이용하여 칩과 칩간에 고속으로 데이터 전송을 수행하며, 칩의 공정변화에도 안정적인 특성을 갖는 양방향 입출력 버퍼를 제공한다. 동일한 입출력버퍼를 내장한 외부 칩과 신호를 양방향으로 전송하는 전류모드 입출력 버퍼에 있어서, 상기 외부 칩으로 전송하고자하는 송신신호(IN1)와 상기 외부 칩으로부터 수신되는 송신신호(IN2)의 평균 전류값(I1)을 평균전압으로 변환하여 출력하는 송수신평균전압 출력부(210); 상기 송신신호(IN1)의 전압레벨에 따라 선택적으로 생성된 소정의 기준전류값(Iref)을 기준전압으로 변환하는 기준전압출력부(220); 상기 송수신평균전압 출력부와 상기 기준전압출력부에서 생성한 전압을 비교하여 상기 외부 칩으로부터 전송된 수신신호에 상응된 로직신호를 출력하는 비교기(230); 및 상기 외부 칩에 접속된 전송선의 특성 임피던스와 같도록 바이어스전압을 생성하여 상기 각 출력부에 공급하는 바이어스전압생성부를 포함함을 특징으로 하는 임피던스가 정합된 전류모드 양방향 입출력버퍼.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 전자부품
본 발명은 상보 게이트-소스 파형의 절반 스윙 클럭구동회로와 이를 적용한 플립플롭을 개시한다. 본 발명에 따른 상보 게이트-소스 파형의 절반 스윙 클럭을 적용한 플립플롭은 상보적으로 VDD/2의 스윙폭을 갖는 클럭(CKNH, CKNL, CKPH, CKPL)을 전류증폭감지부에 있는 각각의 NMOS트랜지스터(21)와 PMOS트랜지스터(41, 42)의 게이트와 소스에 인가하여 풀립플롭의 트랜지스터의 게이트-소스를 180도 위상이 상이한 클럭으로 상보적으로 동시에 구동함으로써 매우 낮은 전력을 소비하면서도 완전 스윙하는 플립플롭과 동일한 지연속도를 유지할 수 있어, 저전력과 고속의 클럭 시스템을 갖는 CMOS VLSI 칩을 구현할 수 있다. VDD전압과 접지간에 PMOS트랜지스터(43)와 NMOS트랜지스터(44), PMOS트랜지스터(45), NMOS트랜지스터(46)의 양단이 서로 직렬로 접속되며, PMOS트랜지스터(43)와 NMOS트랜지스터(44)의 게이트는 클럭(CLK)이 인가되고, PMOS트랜지스터(45)와 NMOS트랜지스터(46)의 게이트에는 인버터에 의해 반전된 클럭이 인가되며, 상기 PMOS트랜지스터(43)와 NMOS트랜지스터(44)의 접점에서 클럭(CKNH)을 출력하고, 상기 PMOS트랜지스터(45), NMOS트랜지스터(46)의 접점에서 클럭(CKNL)을 출력함을 특징으로 하는 상보 게이트-소스 절반스윙 클럭구동회로.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 휴대용 단말기에 구비되는 전력 증폭용 소자에 관한 것으로서, 소형 경량화 추세의 휴대용 단말기의 전력 증폭 소자에 PHEMT를 사용하기 위해서, PHEMT를 3개의 전자 공급층과 그 전자 공급층 사이에 각각 전도층을 삽입한 이중 전도층 구조의 단일 전압형 PHEMT를 제공한다. 즉, 본 발명은 반절연성 기판(110)의 상부 에 형성된 완층층(120), 제 1 전자 공급층(130), 제 1 전도층(140), 제 2 전자 공 급층(150), 제 2 전도층(160), 제 3 전자 공급층(170), 공핍층(180), 표면층(190) 이 순차적으로 적층되고, 상기 표면층(190)의 일부가 제거되어 상기 공핍층(180)의 일부가 노출되고, 상기 노출된 공핍층(180)의 상부에는 게이트 전극(210)이 형성되며, 상기 게이트 전극(210)의 양측에 잔류하는 상기 표면층(180)의 상부에는 소오스 또는 드레인 전극으로 사용되는 오믹 전극(200)이 형성된 구조로 이루어지는 단일 전압형 PHEMT를 제공함으로써, 디지탈 변조 방식의 휴대용 단말기에 사용하면, 휴대용 단말기를 소형 경량화 시킬 수 있고, 제조 원가를 절감시킬 수 있다. 반절연성 기판(110)의 상부에 형성된 완충층(120), 제 1 전자 공급층(130), 제 1 전도층(140), 제 2 전자 공급층(150), 제 2 전도층(160), 제 3 전자 공급층(170), 공핍층(180), 표면층(190)이 순차적으로 적층되고, 상기 표면층(190)의 일부가 제거되어 상기 공핍층(180)의 일부가 노출되고, 상기 노출된 공핍층(180)의 상부에는 게이트 전극(210)이 형성되며, 상기 게이트 전극(210)의 양측에 잔류하는 상기 표면층(180)의 상부에는 소오스 또는 드레인 전극으로 사용되는 오믹 전극(200)이 형성된 구조로 이루어지는 단일 전압형 PHEMT.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 전자부품
입력 전원단에 직렬 접속된 제 1, 제 2캐패시터와, 각각 순환 다이오드가 병렬 접속되며 제 1, 2캐패시터에 병렬로 직렬 접속된 제 1 내지 제 4GTO와, 제 1 캐패시터와 제 2캐패시터의 접속점과 제 1, 제 3GTO와 제 2, 제 4GTO의 접속점 사이에 각각 직렬 접속된 제 1, 제 2클램프 다이오드와, 제 2GTO와 제 3GTO의 접속점에 부하 전원을 공급하기 위해 접속된 출력단자를 포함하는 3레벨 GTO 인버터/컨버터에서, 제 1, 2, 3, 4GTO가 턴-온, 턴-오프될 경우 도통전류 및 전압 상승률을 제한하기 위하여 제 1GTO와 제 2GTO 사이 및 제 3GTO와 제 4GTO 사이에 각각 제1, 제 2스너버 인덕터가 직렬 접속되며, 제 1GTO, 제 1클램프 다이오드를 포함하는 제 2GTO, 제 2클램프 다이오드를 포함하는 제 3GTO 및 제 4GTO에 각각 병렬로 제 1 내지 제 4스너버 캐패시터와 제 1 내지 제 4스너버 다이오드가 직렬 접속되며, 제 1, 제 3스너버 캐패시터와 제 1, 제 3스너버 다이오드의 접속점과 제 2, 제 4스너버 캐패시터와 제 2, 제 4스너버 다이오드의 접속점이 각각 접속되며, 제 2스너버 캐패시터와 제 2스너버 다이오드의 접속점과 제 3스너버 캐패시터와 제 3스너버 다이오드의 접속점 사이에 에너지 방출부가 접속되어 간단한 스너버 회로를 형성한다. 입력 전원단에 직렬 접속된 제 1, 제 2캐패시터와, 각각 순환 다이오드가 병렬 접속되며 상기 제 1, 2캐패시터에 병렬로 직렬 접속된 제 1 내지 제 4GTO와, 상기 제 1 캐패시터와 제 2캐패시터의 접속점과 상기 제 1GTO와 제 2GTO의 접속점 및 상기 제 3GTO와 제 4GTO의 접속점 사이에 각각 직렬 접속된 제 1, 제 2클램프 다이오드와, 상기 제 2GTO와 제 3GTO의 접속점에 부하 전원을 공급하기 위해 접속된 출력단자를 포함하는 3레벨 GTO 인버터 또는 컨버터에 있어서, 상기 제 1GTO와 제 2GTO 사이 및 상기 제 3GTO와 제 4GTO 사이에 각각 제1, 제 2스너버 인덕터가 직렬 접속되며, 상기 제 1GTO, 상기 제 1클램프 다이오드를 포함하는 제 2GTO, 상기 제 2클램프 다이오드를 포함하는 제 3GTO 및 제 4GTO에 각각 병렬로 제 1 내지 제 4스너버 캐패시터와 제 1 내지 제 4스너버 다이오드가 직렬 접속되며, 상기 제 1, 제 3스너버 캐패시터와 제 1, 제 3스너버 다이오드의 각각의 접속점과 상기 제 2, 제 4스너버 캐패시터와 제 2, 제 4스너버 다이오드의 각각의 접속점이 각각 접속되며, 상기 제 2스너버 캐패시터와 제 2스너버 다이오드의 접속점과 제 3스너버 캐패시터와 제 3스너버 다이오드의 접속점 사이에 에너지 방출부가 접속되어, 상기 제 1 내지 제 4GTO가 턴-온, 턴-오프될 경우 도통전류 및 전압 상승률을 제한하는 것을 특징으로 하는 3레벨 GTO 인버터/컨버터용 스너버 회로.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 2개의 오각형 헤테로고리와 2개의 아미노페닐기를 가지고 있으면서 소정의 공액 길이를 갖는 공역화 디아민 화합물과, 이로부터 형성되어 4개의 에폭시기가 도입된 에폭시 화합물을 제공한다. 본 발명의 공역화 디아민 화합물과 이로부터 형성된 사관능성 에폭시 화합물은 모두 청색 발광 재료로서 매우 유용하다. 특히, 상기 에폭시 화합물은 경화반응을 통하여 가교되어 네트워크 구조를 형성할 수 있고, 이러한 구조로 말미암아 내열성, 기계적 성질 및 계면 접착 특성이 매우 우수하다. 그리고 이러한 에폭시 화합물은 가용성이라서 용액 상태로 코팅하여 필름 형태로 만들기가 용이하다는 잇점을 가지고 있다. 이와 같이 이 화합물들은 각종 발광 및 발색 표시소자에서 요구되어지는 화학적, 물리적 및 광학적 특성을 가지고 있어서, 그 적용범위는 매우 광범위하다. 화학식 1로 표시되는 공역화 디아민 화합물: <화학식 1> [IMAGE 43] 상기식중, R은 수소 또는 하기 구조식으로 나타나고, [IMAGE 44] A는 단순히 단일 결합(single bond)을 나타내거나 또는 [IMAGE 45] 이고, R 1 , R 2 , R 3 , R 4 , R 5 , R 6 , R 7 , R 8 , R 9 , R 10 , R 11 , R 12 는 서로 독립적으로 -H, C 1 -C 20 의 알킬기, C 1 -C 20 의 할로겐화된 알킬기, C 1 -C 20 의 알콕시기, C 1 -C 20 의 할로겐화된 알콕시기, 옥시아릴기, 옥시할로아릴기, 할로겐 원자 또는 [IMAGE 46] 로 이루어진 군으로부터 선택되고, R 13 , R 14 , R 15 는 서로 독립적으로 -H, C 1 -C 20 의 알킬기, C 1 -C 20 의 할로겐화된 알킬기, C 1 -C 20 의 알콕시기, C 1 -C 20 의 할로겐화된 알콕시기, 옥시아릴기, 옥시할로아릴기, 할로겐 원자로 이루어진 군으로부터 선택되고, X는 -O-, -S-, -NH, -NCOOR' 및 -NR'로 이루어진 군으로부터 선택되고, R'은 C 1 -C 25 지방족 알킬기이고, 단, A가 단일결합을 나타내고, R 1 , R 2 , R 3 , R 4 , R 5 , R 6 , R 7 및 R 8 가 서로 독립적으로 수소, C 1 -C 20 의 알킬기 및 할로겐 원자로 이루어진 군으로부터 선택된 경우는 제외한다.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 빠른 출력 변화속도를 갖는 전류감지형 CMOS 플립플롭에 관한 것이다. 본 발명에 의한 전류감지형 CMOS 플립플롭은, 클럭(CK)과 입력신호(D)를 유입하여 상기 클럭레벨이 VDD 전압일 때 상기 입력신호(D)레벨과 반전과 비반전레벨을 각각 유지하는 프리차지노드 ([IMAGE 1] , [IMAGE 2] )를 구비한 전류감지증폭부; PMOS 트랜지스터(P5)의 게이트는 상기 프리차지노드([IMAGE 3] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P5)와 NMOS 트랜지스터(N7, N8)가 직렬로 접속되고, NMOS 트랜지스터(N7)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P5)의 드레인으로부터 래치된 상기 입력신호(D)를 출력하는 비반전출력부; 및 PMOS 트랜지스터(P6)의 게이트는 상기 프리차지노드([IMAGE 4] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P6)와 NMOS 트랜지스터(N9, N10)가 직렬로 접속되고, NMOS 트랜지스터(N9)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P6)의 드레인으로부터 래치된 반전입력신호([IMAGE 5] )를 출력하는 반전출력부를 포함함을 특징으로 한다. ; 본 발명에 의하면, 입력신호가 출력단에서 래치되기까지의 통과되는 게이트단이 감소시키고 반전/비반전출력부에서 각 트랜지스터의 폭을 조정함으로써 출력변환시 각 출력신호가 서로 대칭을 이루며 고속으로 변환되고, 소비전력과 사이즈가 작은 전류감지형 CMOS 플립플롭을 제공한다. 클럭(CK)과 입력신호(D)를 유입하여 상기 클럭의 레벨이 0 전압인 경우 VDD전압을 유지하며 상기 클럭레벨이 VDD 전압인 경우 상기 입력신호(D)레벨과 반전과 비반전레벨을 각각 유지하는 프리차지노드 ([IMAGE 48] , [IMAGE 49] )를 구비한 전류감지증폭부; PMOS 트랜지스터(P5)의 게이트는 상기 프리차지노드([IMAGE 50] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P5)와 NMOS 트랜지스터(N7, N8)가 직렬로 접속되고, NMOS 트랜지스터(N7)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P5)의 드레인으로부터 래치된 상기 입력신호(D)를 출력하는 비반전출력부; 및 PMOS 트랜지스터(P6)의 게이트는 상기 프리차지노드([IMAGE 51] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P6)와 NMOS 트랜지스터(N9, N10)가 직렬로 접속되고, NMOS 트랜지스터(N9)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P6)의 드레인으로부터 래치된 반전입력신호([IMAGE 52] )를 출력하는 반전출력부를 포함함을 특징으로 하는 고속 출력 변환기능을 가지는 전류감지형 CMOS 플립플롭.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 화학식 1로 표시되는 페닐비닐피리딘 화합물, 페닐비닐피리미딘 화합물, 그 유도체들 및 이들로부터 형성된 배향막을 구비하고 있는 액정표시소자를 제공한다. ; [화학식 1] [IMAGE 1] ; 상기식중, ; [IMAGE 2] ; A와 B는 서로에 관계없이 -R, -OH, -ROH, -COOH, -RCOOH, -CHO, -RCHO, -COX, -RCOX, -OR, -OROH, ORCOOH, -ORCHO, -ORCOX, -OX, -ORX, -RX, -RNO 2 , -ORNO 2 , -RNH 2 , -RCN, -ORCN로 이루어진 군으로부터 선택되고, R은 수소, 탄수소 1 내지 100의 알킬기, 옥시알킬기, 니트로알킬기, 시아노알킬기, 할로알킬기, 옥시할로알킬기, 니트로할로알킬기, 시아노할로알킬기, 또는 탄소수 6 내지 100의 아릴기, 옥시아릴기, 할로아릴기, 니트로아릴기, 시아노아릴기, 옥시할로알킬아릴기, 할로알킬아릴기, 니트로할로알킬아릴기, 시아노할로알킬아릴기이고, X는 할로겐 원자 또는 할라이드이고, U가 질소(N)일 때, G는 탄소(C)이고, r은 1이고, U가 탄소(C)일 때, G는 질소(N)이고, r은 0이고, R 1 , R 2 , R 3 , R 4 , R 5 , R 6 및 R 7 은 서로에 관계없이 수소, 탄소수 1 내지 20의 알킬기, 알킬카르복실기, 아릴카르복실기, 알킬에스터기, 아릴에스터기, 할로알킬기, 할로아릴기, 니트로알킬기, 니트로아릴기, 시아노알킬기, 시아노아릴기, 할로겐 원자 및 할라이드로 이루어진 군으로부터 선택된다. 본 발명에 따른 페닐비닐피리딘 및 페닐비닐피리미딘 화합물은 폴리이미드의 측쇄에 도입하여 만든 광배향막 형성재료로 이용되어 250 내지 400nm 영역의 자외선을 흡수하여 광반응성이 크고 이로 인하여 광배향성이 우수하며 액정 배향의 프리틸트각 특성을 향상시킬 수 있게 된다. 화학식 1로 표시되는 화합물: <화학식 1> [IMAGE 37] 상기식중, [IMAGE 38] A와 B는 서로에 관계없이 -R, -OH, -ROH, -COOH, -RCOOH, -CHO, -RCHO, -COX, -RCOX, -OR, -OROH, ORCOOH, -ORCHO, -ORCOX, -OX, -ORX, -RX, -RNO 2 , -ORNO 2 , -RNH 2 , -RCN, -ORCN로 이루어진 군으로부터 선택되고, R은 수소, 탄수소 1 내지 100의 알킬기, 옥시알킬기, 니트로알킬기, 시아노알킬기, 할로알킬기, 옥시할로알킬기, 니트로할로알킬기, 시아노할로알킬기, 또는 탄소수 6 내지 100의 아릴기, 옥시아릴기, 할로아릴기, 니트로아릴기, 시아노아릴기, 옥시할로알킬아릴기, 할로알킬아릴기, 니트로할로알킬아릴기, 시아노할로알킬아릴기이고, X는 할로겐 원자 또는 할라이드이고, U가 질소(N)일 때, G는 탄소(C)이고, r은 1이고, U가 탄소(C)일 때, G는 질소(N)이고, r은 0이고, R 1 , R 2 , R 3 , R 4 , R 5 , R 6 및 R 7 은 서로에 관계없이 수소, 탄소수 1 내지 20의 알킬기, 알킬카르복실기, 아릴카르복실기, 알킬에스터기, 아릴에스터기, 할로알킬기, 할로아릴기, 니트로알킬기, 니트로아릴기, 시아노알킬기, 시아노아릴기, 할로겐 원자 및 할라이드로 이루어진 군으로부터 선택된다.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 증착장치에 관한 것으로서, 특히 일정한 두께로 박막이나 다층박막을 균일하게 형성하는 펄스 레이저의 수직 입사를 이용한 박막 증착장치에 관한 것이다. 본 발명에 따른 증착 장치는 렌즈에 의해 집속된 레이저빔을 진공챔버의 윈도우를 통하여 입사시켜 상기 진공챔버내의 기판에 박막을 형성시키는 펄스 레이저의 수직 입사를 이용한 박막 증착장치로서, 상기 진공챔버의 윈도우를 통하여 입사된 펄스 레이저 빔의 방향과 직교하여 상기 렌즈의 초점 거리 위치에 설치된 핀홀을 가진 박판; 상기 금속 박판 아래쪽 소정의 위치에 상기 레이저 빔의 방향과 직교하여 설치되어 타겟을 고정하는 타겟고정부; 상기 타겟고정부로부터 소정의 상단 위치로 이격되어 박막을 형성시킬 상기 기판을 고정하는 기판고정부; 및 상기 기판고정부를 회전시켜 상기 기판에 균일하게 박막을 형성시키기 위한 제1모터제어부를 포함함을 특징으로 한다.; 본 발명에 의한 수직 입사 펄스 레이저를 이용한 증착장치는 레이저 빔을 타겟면에 수직으로 입사시켜 타겟에서 발생되는 플룸(plume)의 방향을 일정하게 유지시키고, 알루미늄 포일을 통하여 레이저를 입사시킴으로써 윈도우에 플룸이 증착되는 것을 방지하여 일정하고 균일한 박막층들을 형성시키는 것을 가능하게 한다. 렌즈에 의해 집속된 레이저 빔을 진공챔버의 윈도우를 통하여 입사시켜 상기 진공챔버내의 기판에 박막을 형성시키는 펄스 레이저의 수직 입사를 이용한 박막 증착장치에 있어서, 상기 진공챔버의 윈도우를 통하여 입사된 펄스 레이저 빔의 방향과 직교하여 상기 렌즈의 초점 거리 위치에 설치된 핀홀을 가진 박판; 상기 박판 아래쪽 소정의 위치에, 상기 레이저 빔의 방향과 직교하여 설치되며 타겟을 고정하는 타겟고정부; 상기 타겟고정부로부터 소정의 상단 위치로 이격되어 박막을 형성시킬 상기 기판을 고정하는 기판고정부; 및 상기 기판고정부를 회전시켜 상기 기판에 균일하게 박막을 형성시키기 위한 제1모터제어부를 포함함을 특징으로 하는 펄스 레이저의 수직 입사를 이용한 박막 증착장치.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 고압대용량 전력변환 기술
본 발명은 산업계에서 입력전원전압의 변동을 보상하여 불안정하고 외란이 많은 전원전압에 대하여 민감한 부하를 보호할 수 있도록 한 교류쵸퍼를 이용한 순시전압보상기에 관한 것으로, 본 발명은 입력전원단으로 출력되는 전압을 검출하는 전압검출기와, 상기 전압검출기로 부터 검출되어 출력되는 전압과 차동증폭기 이득의 제곱인 곱을 입력하여 기준전압을 출력하는 전압제어기와, 상기 입력전원단으로 입력되는 전압의 극성신호를 검출하는 극성검출기와, 상기 전압제어기로 부터 입력되는 기준전압과 상기 극성검출기로 검출된 극성신호를 입력으로 하여 교류쵸퍼스위치의 스위칭함수 신호를 출력하는 교류쵸퍼스위치제어기와, 상기 교류쵸퍼스위치제어기의 스위칭함수신호에 의하여 스위칭구동하는 스위칭구동회로로 구성하여서 된 것을 특징으로 한다.입력전원단(Va)으로 출력되는 전압을 검출하는 전압검출기(100)와, 상기 전압검출기(100)로 부터 검출되어 출력되는 전압과 차동증폭기 이득의 제곱인 곱을 입력하여 기준전압을 출력하는 전압제어기(110)와, 상기 입력전원단(Va)으로 입력되는 전압의 극성신호를 검출하는 극성검출기(120)와, 상기 전압제어기(110)로 부터 입력되는 기준전압과 상기 극성검출기(120)로 검출된 극성신호를 입력으로 하여 교류쵸퍼스위치의 스위칭함수 신호를 출력하는 교류쵸퍼스위치제어기(130)와, 상기 교류쵸퍼스위치제어기(130)의 스위칭함수신호에 의하여, 스위칭구동하는 역방향 다이오드가 병렬로 연결된 도통과 소거되는 스위칭소자(GT01-GT08), 필터(Lo, Co), 교류쵸퍼(L), 전류고조파를 완화시키는 콘덴서(C1)로 구성되는 스위칭구동회로(140)로 구성하여서 된 것을 특징으로 하는 교류쵸퍼를 이용한 순시전압보상기.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 표시소자
본 발명은 액정소자의 백 라이트 유닛 금형 제조방법을 개시한다.; 본 발명은 기판 위에 금속층을 증착하는 단계와, 금속층 위에 PMMA를 도포하는 단계와, PMMA의 표면을 경면으로 가공(polishing)하는 단계와, PMMA 표면에 전기도금을 위한 전도층을 증착하는 단계와, 전도층 위에 감광막을 도포하는 단계와, 감광막에 X-선 마스크 형상을 갖는 자외선(UV) 마스크로 노광 및 현상하여 감광막을 패터닝하는 단계와, 패터닝된 감광막 위에 X-선 흡수층을 전기도금공정으로 도금하여 X-선 마스크를 형성하는 단계와, 불필요한 감광막을 제거하는 단계와, X-선 마스크가 형성된 기판을 좌우방향으로 각각 PMMA에 경사진 입사각으로 노광한 후 현상하여 삼각산맥 형상을 형성하는 단계와, 삼각산맥 형상의 PMMA 위에 전기도금을 위한 전도층을 증착하는 단계와, 용기용매로 PMMA를 녹이는 단계를 포함한다.; 본 발명에 따르면, 방사광 가속기의 X-선을 이용하는 LIGA 공정을 이용하여 표면 조도가 뛰어나고, 기존 기계 절삭 가공 방법보다 손쉽게 액정 소자의 백 라이트 유닛의 사출 성형에 필요한 금형을 제작하는 효과를 얻을 수 있다. 액정소자의 백 라이트 유닛 금형 제조방법에 있어서, 기판 위에 금속층을 증착하는 단계와, 상기 금속층 위에 PMMA를 도포하는 단계와, 상기 PMMA의 표면을 경면으로 가공(polishing)하는 단계와, 상기 PMMA 표면에 전기도금을 위한 전도층을 증착하는 단계와, 상기 전도층 위에 감광막을 도포하는 단계와, 상기 감광막에 X-선 마스크 형상을 갖는 자외선(UV) 마스크로 노광 및 현상하여 감광막을 패터닝하는 단계와, 상기 패터닝된 감광막 위에 X-선 흡수층을 전기도금공정으로 도금하여 X-선 마스크를 형성하는 단계와, 상기 불필요한 감광막을 제거하는 단계와, 상기 X-선 마스크가 형성된 상기 기판을 좌우방향으로 각각 상기 PMMA에 경사진 입사각으로 노광한 후 현상하여 삼각산맥 형상을 형성하는 단계와, 상기 삼각산맥 형상의 PMMA 위에 전기도금을 위한 전도층을 증착하는 단계와, 용기용매로 상기 PMMA를 녹이는 단계를 포함하는 액정소자의 백 라이트 유닛 금형 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 센서·엑츄에이터 소자 (F61)
본 발명은 멤스(MEMS) 기술을 이용한 경사각 감지센서 제조 방법에 관한 것으로, 유리기판 위에 크롬웰 전극을 수직 이륙(lift-off)으로 공정하고, 리가(LIGA) 공정을 이용하여 피엠엠에이(PMMA(polymethylmethacrylate)) 감광재로 둥근 채널로 형성한다. 이후, 크롬웰(Chromel) 전극이 수직 이륙된 유리기판과, 둥근 채널로 형성된 PMMA를 조립한 후, 둥근 채널 속에 수은방울을 넣고, 크롬웰 전극 유리기판을 접합한다. 이후, 수은이 중력의 영향으로 PMMA 채널을 따라 바닥으로 내려가면서, 변화되는 크롬웰 전극의 저항치의 변화량을 이용해 경사진 곳의 기울기를 측정한다. 따라서, 각도 센서에 의하면, 큰 각에서부터 작은 각까지 광범위한 측정범위가 되고, 센서의 크기가 작으므로 그 적용이 용이하다는 효과가 있다. 경사각을 측정하는 제조 방법에 있어서, 유리기판 상에 크롬웰 전극을 수직 이륙(lift-off)으로 공정하는 단계; LIAG 공정을 이용하여 피엠엠에이(PMMA)를 둥근 채널로 형성하도록 공정하는 단계; 상기 크롬웰 전극에 의해 수직 이륙된 유리기판과 상기 둥근 채널로 형성된 피엠엠에이(PMMA)를 조립한 후, 상기 둥근 채널 속에 수은을 넣고, 상기 크롬웰 전극 유리기판을 접합하는 단계; 상기 수은이 중력의 영향으로 중심에서 바닥으로 채널을 따라 내려가면서 경사진 곳의 기울기를 측정하는 단계를 포함하는 것을 특징으로 하는 멤스(MEMS) 기술을 이용한 경사각 감지센서 제조 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > RF 소자* (F63)
본 발명은 주파수 분주기에 관한 것으로서, 특히 입력 클럭 주파수의 분주할 비율을 프로그래밍 가능한 주파수 분주기를 구성하는 플립플롭의 구성을 단순화시켜 동작 속도를 높이기 위한 프로그램 가능한 고속의 주파수 분주기에 관한 것이다.; 본 발명에 의하면 주파수 분주기를 구성하는 계수기의 플립플롭 중에서 최하위 유효자리의 플립플롭을 포함하는 하위 유효자리의 플립플롭의 구조를 단순화시킴으로써, 계수기의 동작 속도를 빠르게 향상시켜 주파수 분주기에서 분주할 수 있는 입력 클럭의 주파수의 한계를 높일 수 있는 효과가 있다 프로그램 가능한 주파수 분주기에 있어서, 최하위 유효자리의 플립플롭의 클럭단자에 분주하고자 하는 클럭을 인가하고, 상기 최하위 유효자리의 플립플롭의 출력단자를 한 비트 상위 유효자리의 플립플롭의 클럭단자에 연결하는 방법으로 순차적으로 최상위 유효자리의 플립플롭의 클럭단자와 연결하고, 상기 최하위 유효자리의 플립플롭은 셋단자 및 리셋단자를 오픈하고, 제어신호 및 상기 플립플롭들의 출력신호를 논리 연산한 값으로 입력단자에 인가하며, 상기 최하위 플립플롭을 제외한 플립플롭들은 각각 셋신호 또는 리셋신호에 의하여 분주 비율에 상응하는 주기로 초기화되는 계수기; 및 상기 계수기를 구성하는 플립플롭들의 출력값을 입력하여, 소정의 논리 게이트 회로의 구성에 의하여 상기 계수기의 카운팅 값에 상응하는 제어신호 및 상기 분주 비율에 상응하는 주기로 상기 계수기를 구성하는 플립플롭들을 초기화시키는 셋신호 및 리셋신호를 발생시키는 제어회로를 포함함을 특징으로 하는 프로그램 가능한 고속의 주파수 분주기.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기