일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 유리기판 상에 MEMS 공정기술을 이용하여 고효율의 보일링 표면 및 그 제작방법을 개시한 것으로, 유리기판 위에 제 1 금속 박막을 소정 두께로 증착하는 공정과, 증착된 제 1 금속 박막을 포토-리소그라피 공정을 통해 열선과 패드를 형성하는 공정과, 열선 위에 제 1 음성 감광재를 소정 두께로 도포하고 노광하여 제 1 캐비티 구조물을 형성하는 공정과, 제 1 캐비티 구조물 위에 제 2 금속 박막을 소정 두께로 증착하는 공정과, 제 2 금속 박막 위에 제 2 음성 감광재를 소정 두께로 도포하고 패터닝하여 제 2 캐비티 구조물을 형성하는 공정과, 드러난 제 2 금속 박막을 식각하는 공정과, 제 2 금속 박막의 식각을 통해 드러난 부분을 통해 제 1 음성 감광재를 현상하여 제거하는 공정을 포함하는 것을 특징으로 한다. 유리기판 위에 제 1 금속 박막을 소정 두께로 증착하는 공정과, 증착된 제 1 금속 박막을 포토-리소그라피 공정을 통해 열선과 패드를 형성하는 공정과, 열선 위에 제 1 음성 감광재를 소정 두께로 도포하고 노광하여 제 1 캐비티 구조물을 형성하는 공정과, 제 1 캐비티 구조물 위에 제 2 금속 박막을 소정 두께로 증착하는 공정과, 제 2 금속 박막 위에 제 2 음성 감광재를 소정 두께로 도포하고 패터닝하여 제 2 캐비티 구조물을 형성하는 공정과, 드러난 제 2 금속 박막을 식각하는 공정과, 제 2 금속 박막의 식각을 통해 드러난 부분을 통해 제 1 음성 감광재를 현상하여 제거하는 공정을 포함하는 것을 특징으로 하는 MEMS 공정을 이용한 고효율 보일링 표면 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 영상·음향기기
본 발명은 다채널 앰프를 구비한 오디오 시스템의 스피커 음량 조정방법 및 그 장치에 관한 것으로서, 더 상세하게는 오디오 시스템의 원격조정기에 음량센서(마이크)를 부착하고 상기 원격조정기에 부착된 음량센서로 청취자 위치에서 다채널 앰프에 접속된 각 스피커로부터 출력되는 음량을 측정하고 상기 음량센서에 의해 측정된 각 스피커의 음량 정보를 통해 상기 청취자의 위치에서의 각 스피커들의 음량 균형이 최적화되도록 각 스피커의 음량이 자동 조정되게 함으로써 해당 오디오 시스템의 편의성, 기능성 및 상품성 등을 향상시킬 수 있게 한 다채널 앰프를 구비한 오디오 시스템의 스피커 음량 조정방법 그 장치에 관한 것이다. ; 본 발명에 따르면, 스피커가 설치된 공간의 구조 및 방향 등 모든 조건을 반영한 스피커의 음량을 측정하여, 이를 토대로 청취자가 각 스피커로부터 균형있는 음량을 청취할 수 있도록 스피커의 음량을 조정하기 때문에 음의 질을 향상시킬 수 있다. 다채널 앰프를 구비한 오디오 시스템의 스피커 음량 조정방법에 있어서, 음량을 측정하기 위한 음량센서가 부착되어 있는 원격조정기를 사용하여 상기 다채널 앰프에 접속된 각 스피커의 음량 자동 조정 명령을 선택하는 단계; 상기 다채널 앰프가 순차적으로 상기 각 스피커에 음량 측정을 위한 소정의 음원을 전송하는 단계; 상기 원격조정기에 부착된 음량센서를 통해 상기 각 스피커에서 출력되는 음량을 측정하는 단계; 상기 음량센서에 의해 측정된 음량 데이터를 상기 앰프로 전송하는 단계; 상기 다채널 앰프가 상기 측정된 음량 데이터를 토대로 상기 음량센서가 위치한 위치에서 상기 각 스피커의 음량이 균형있게 청취되도록 각 스피커의 출력 음량을 조정하는 단계;를 포함하고, 상기 각 스피커의 음량을 측정하기 위한 상기 앰프에서 상기 각 스피커에 출력하는 음원은 주변의 잡음에 영향을 받지 않는 단일음 또는 가청주파수 밖의 주파수를 갖는 음원인 것을 특징으로 하는 다채널 앰프를 구비한 오디오 시스템의 스피커 음량 조정방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 광전자
본 발명에서는, 복잡한 패키징 공정을 거치지 않고 제조될 수 있으며, 더욱 감소된 웰의 직경과 더욱 감소된 캐소드와 애노드 사이의 간격을 갖는, 일체형 3극 구조 FED를 제공한다. 또한, 본 발명에서는 양극산화법을 포함하는, 일체형 3극구조 FED 제조방법을 제공한다. 본 발명의 일체형 3극구조 FED는 애노드 절연층을 매개체로 하여 전면패널과 배면패널이 한 몸체를 형성한다. 기판; 상기 기판 위에 위치하는 캐소드층; 상기 캐소드층 위에 위치하며, 규칙적인 패턴으로 배열된 다수의 미세홀을 갖는 게이트 절연층; 상기 게이트 절연층 위에 위치하며, 상기 게이트 절연층의 미세홀 패턴과 실질적으로 일치하는 패턴으로 배열된 다수의 미세홀을 갖는 게이트 전극층; 상기 게이트 전극층 위에 위치하며, 상기 게이트 절연층의 미세홀 패턴과 실질적으로 일치하는 패턴으로 배열된 다수의 미세홀을 갖는 애노드 절연층; 상기 게이트 절연층의 미세홀, 상기 게이트 전극층의 미세홀 및 상기 애노드 절연층의 미세홀에 의하여 형성되는 웰 내에 위치하며, 상기 캐소드층에 부착되어 있는 에미터; 상기 애노드 절연층 위에 위치하는 형광체층; 및 상기 형광체층 위에 위치하는 애노드층을 포함하며, 상기 애노드 절연층이 상기 형광체층에 직접 부착되어 분리된 방전공간을 형성하고, 상기 애노드층이 상기 방전공간을 밀폐하는 것을 특징으로 하는 일체형 3극구조 FED.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > RF 소자* (F63)
본 발명은 위상 고정 루프(PLL; Phase Locked Loop)에 있어서 락(lock) 상태의 동작상태에는 영향이 없으면서 빠른 락 타임을 가지는 적응 루프 위상폭(adaptive loop bandwidth) 기법으로 위상 차이를 판단하기 위해 디글리치(deglitch) 회로를 사용한 빠른 락타임을 가지는 디글리치 회로를 사용한 적응 대역폭 위상 고정 루프 회로에 관한 것이다. ; 이를 위한 본 발명은, 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서, 상기 위상 주파수 비교기의 업(up) 신호와 다운(down) 신호를 직접 인가받는 제1 전하펌프와; 상기 위상 주파수 비교기의 업 신호와 다운 신호를 각각 인가받아 주파수 위상 차이의 정도를 알아내기 위한 신호를 발생시키는 업신호 디글리치(deglitch) 회로와 다운신호 디글리치 회로와; 상기 업신호 디글리치 회로와 다운신호 디글리치 회로에서 각각 출력되는 신호를 인가받으며 그 출력단은 상기 제1 전하펌프의 출력단과 공통으로 접속되는 제2 전하펌프와; 상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하며 루프를 안정하게 만드는 루프 필터 회로를 포함하여 된 것을 특징으로 한다. 소정의 입력 클럭신호를 인가받는 위상 주파수 비교기 및 전압제어 발진기를 포함하는 적응 대역폭 위상 고정 루프에 있어서, 상기 위상 주파수 비교기의 업 신호와 다운 신호를 직접 인가받는 제1 전하펌프; 상기 위상 주파수 비교기의 업 신호와 다운 신호를 각각 인가받아 주파수 위상 차이의 정도를 알아내기 위한 신호를 발생시키는 업신호 디글리치(deglitch) 회로와 다운신호 디글리치 회로; 상기 업신호 디글리치 회로와 다운신호 디글리치 회로에서 각각 출력되는 신호를 인가받으며 그 출력단은 상기 제1 전하펌프의 출력단과 공통으로 접속되는 제2 전하펌프; 상기 전압제어 발진기와 상기 전하펌프 사이에 개재되어 상기 각 전하펌프의 출력 신호에 포함된 불필요 신호를 제거하고 루프를 안정하게 만들기 위한 루프 필터 회로를 포함하고, 상기 제2 전하펌프는 상기 각 디글리치 회로의 출력 신호를 사용하여 구동하도록 되고, 상기 제1 전하펌프와 제2 전하펌프가 상기 루프 필터를 구동하도록 된 것을 특징으로 하는 적응 대역폭 위상 고정 루프.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 폴리머 미세 바늘 어레이를 제조하기 위한 금형 및 그 금형을 이용하여 폴리머 미세 바늘 어레이를 제조하는 방법을 제공한다. ; 본 발명에 의해 제조된 폴리머 미세바늘 어레이는 폴리머로 제조되었기 때문에 충격 등에 의해 쉽게 파괴되지 않아 파괴된 조각이 혈류에 포함되어 혈류를 막는 등의 심각한 문제를 야기하지 않으므로, 매우 안전하게 사용될 수 있을 뿐만 아니라, 실리콘이나 유리로 제조하는 것에 비해, 제작공정이 간단하고 제조단가가 매우 저렴해 질 수 있다. 유리기판의 표면에 크롬/금 층을 증착시키는 단계; 상기 증착된 크롬/금 층을 식각공정에 의해 바늘 어레이 단면의 형상을 형성시키는 단계(2); 상기 기판에 음성 감광제 층(5)를 형성시키는 단계; 상기 음성 감광제 층에 UV 마스크(4)를 통해 UV 광원(3)을 수직 노광하는 단계; 및 상기 기판의 유리기판 쪽으로 UV 광원(6)을 경사시키거나 경사판(7)을 이용하여 경사노광하는 단계를 포함하는 미세 바늘 어레이 음각 금형(24)을 제조하는 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 고온 초전도체의 단결정 단상(壇床)구조에, 원하는 임의의 수의 선천성 조셉슨 접합을 형성시키기 위하여, 단결정 단상구조의 식각 공정과 이 단상 구조내에 생성되고 있는 선천성 조셉슨 접합에 대한 측정 작업을 저온에서 동시에 수행하는 방법 및 이에 사용될 수 있는 이온빔 식각 장치를 개시한다. 선천성 조셉슨 접합의 단상구조를 제조함에 있어서 단상구조내에 형성되는 선천성 조셉슨 접합의 수를 임의로 조절할 수 있게 됨으로써, SQUID 소자, THz 발진소자, 전압표준소자, 믹서 소자 등의 고온 초전도체 단결정을 이용한 능동소자 개발이 용이하게 될 수 있다. (a) 기판(10) 상에, 단위포(unit cell)의 c축방향이 상기 기판(10)에 수직하도록 하여 고온 초전도체 단결정(14)을 상기 기판(10)상에 고정시키는 단계; (b) 상기 단결정(14)의 ab 표면을 노출시키는 단계; (c) 상기 단결정(14)의 ab 표면 상에 전도성 금속 박막(16)을 증착시키는 단계; (d) 상기 단결정(14)상에 상기 금속 박막(16)이 적층된 구조로 이루어진 복수개의 단상 구조를 형성하는 단계; (e) 상기 복수개의 단상 구조 사이의 골짜기를 매립하여, 상기 단상 구조의 측면 및 상기 단결정(14)의 노출된 표면을 절연시키고, 상기 복수개의 단상 구조상의 금속 박막(16)을 서로 분리시키는 절연막 패턴(18)을 형성하는 단계; 및 (f) 상기 분리된 금속 박막(16) 상에 서로 분리된 복수개의 전극 패턴(20)을 형성하는 단계; 및 (g) 4 단자법으로 측정 단상의 투과 전류 대비 전압특성 곡선을 얻을 수 있도록 상기 복수개의 단상 구조 중 하나 이상의 단상 구조상에 적층되어 있는 전극 패턴(20) 및 그 하부의 금속 박막(16)을 식각하여 분리하는 단계를 포함하는 선천성 조셉슨 접합 단상의 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 고온 초전도체의 단결정 단상(壇床)구조에, 원하는 임의의 수의 선천성 조셉슨 접합을 형성시키기 위하여, 단결정 단상구조의 식각 공정과 이 단상 구조내에 생성되고 있는 선천성 조셉슨 접합에 대한 측정 작업을 저온에서 동시에 수행하는 방법 및 이에 사용될 수 있는 이온빔 식각 장치를 개시한다. 선천성 조셉슨 접합의 단상구조를 제조함에 있어서 단상구조내에 형성되는 선천성 조셉슨 접합의 수를 임의로 조절할 수 있게 됨으로써, SQUID 소자, THz 발진소자, 전압표준소자, 믹서 소자 등의 고온 초전도체 단결정을 이용한 능동소자 개발이 용이하게 될 수 있다. 진공이 유지되는 공간을 한정하는 챔버(61); 상기 챔버의 일면에 위치하며, 상기 챔버내에 시료(58)를 고정시키고 필요한 경우에는 상기 시료(58)를 냉각시킬 수 있는 냉각장치로서, 시료(58)을 냉각하기 위한 냉매가 수용되는 본체(51), 상기 본체내로 냉매를 주입하기 위한 냉매 유입구(52), 상기 본체내의 냉매를 외부로 배출시키기 위한 냉매 유출구(54), 및 상기 냉매 유입구(52) 및 냉매 유출구(54)가 부착되어 있는 면의 대향면의 외벽에 시료를 부착시키기 위한 체결기구가 구비되어 있는 시료 장착 금속판(56)을 포함하는 것을 특징으로 하는 냉각 장치; 상기 챔버내의 기체를 외부로 배기하여 상기 챔버내를 진공으로 하기 위한 배관 라인(63, 73); 상기 시료에 대향하도록 위치하며, 상기 시료(58)를 식각하기 위한 이온 빔을 방출하는 이온 총(65); 상기 시료(58)에 접속되어 상기 시료의 전기적 특성을 측정하기 위한 전기적 특성 측정용 도선(67); 전기적 특성 측정용 도선(67)으로부터의 측정 단상의 전류 대비 전압 신호를 검출하기 위한 검출기(79); 및 상기 검출된 전류 대비 전압 신호를 처리하여 상기 단상 구조 사이의 투과전류 대 전압의 곡선을 플러팅하여 주는 마이크로 프로세서(81)를 포함하는 이온빔 식각장치.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 기타 산업용 전기전자
본 발명은 엔코더형 전기적 용량센서에 관한 것으로, 특히 본 발명의 용량센서는 고정 요소는 적어도 두 개 이상의 주기성 패턴을 갖으며, 이동 요소는 고정 요소에 대해 소정 간격을 두고 오버랩되는 적어도 두 개 이상의 주기성 패턴을 갖으며, 고정 물체 또는 이동 물체에 공급되는 교류 전원과, 고정 요소의 패턴과 이동 요소의 패턴 사이의 상대적 평행 이동에 따라 변화하는 전기적 용량 변화를 전기적 신호로 변환하는 변위 감지부와, 변위 감지부에서 감지된 변위 신호를 신호 처리하고 이를 디지털 신호로 변환하는 신호 처리부와, 신호 처리부에서 출력된 디지털 신호를 보정하고 고정 요소의 패턴과 이동 요소의 패턴 사이의 대변위와 연속성 미세 변위를 계산하여 출력하는 마이크로 프로세서를 포함한다. 따라서 본 발명은 엔코더의 기본 원리를 적용하여 이동요소와 고정요소의 상대적 평행운동에 따른 면적 변화 방식과 고정요소 및 이동 물체에 각각 반복되는 미세 패턴(요철 굴곡 또는 구멍들)에 따른 공간 변화 방식 모두가 용량형 센서에 이용되어 미세 변위 측정 및 넓은 범위의 변위 측정이 가능하다. 평판 고정 물체에 형성된 고정 요소와 평판 이동 물체에 형성된 이동 요소 사이의 변위를 측정하는 엔코더형 전기적 용량센서에 있어서, 상기 고정 요소는 적어도 두 개 이상의 주기성 패턴을 갖으며, 상기 이동 요소는 상기 고정 요소에 대해 소정 간격을 두고 오버랩되는 적어도 두 개 이상의 주기성 패턴을 갖으며, 상기 고정 물체 또는 상기 이동 물체에 공급되는 교류 전원; 상기 고정 요소의 패턴과 상기 이동 요소의 패턴 사이의 상대적 평행 이동에 따라 변화하는 전기적 용량 변화를 전기적 신호로 변환하는 변위 감지부; 상기 변위 감지부에서 감지된 변위 신호를 신호 처리하고 이를 디지털 신호로 변환하는 신호 처리부; 및 상기 신호 처리부에서 출력된 디지털 신호를 보정하고 상기 고정 요소의 패턴과 상기 이동 요소의 패턴 사이의 주기성을 갖는 대변위와 연속성 미세 변위를 계산하여 출력하는 마이크로 프로세서를 구비한 것을 특징으로 하는 엔코더형 전기적 용량센서.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법을 제공한다. 본 발명의 고온 초전도체 조셉슨 접합 단상 구조는 Bi 2 Sr 2 CaCu 2 O 8+x 와 같은 고온초전도체 단결정을 포토리소그래피(photolithography)나 전자선 리소그래피(e-beam lithography)를 이용한 미세 패터닝(micropatterning) 공정과 건식 식각(dry etching) 공정을 이용하여 패턴닝하고, 양면 벽개가공 기법을 이용하여 제조한다. 이에 따라, 본 발명은 Bi 2 Sr 2 CaCu 2 O 8+x 와 같은 고온초전도체 단결정이 선천성으로 매우 얇은 CuO 2 초전도층과 절연층(insulating layer)의 조셉슨 접합으로 구성되는 층상 구조를 양면에서 가공함과 동시에 층상구조의 두께와, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어할 수 있다. 기판 상에 부착되고 선천성으로 초전도층과 절연층의 조셉슨 접합의 층상 구조로 이루어지고, 전체적으로는 단상 구조로 이루어지는 초전도체 단결정; 상기 초전도체 단결정의 하면 및 상면에 형성되고 분할되어 있는 금층; 상기 초전도체 단결정의 하면의 분할된 금층에 전기적으로 분리되어 부착되고 상기 기판 상에 위치하는 제1 전압 전극 및 제1 전류 전극; 상기 초전도체 단결정의 상면의 금층에 전기적으로 분리되어 부착된 제2 전압 전극 및 제2 전류 전극; 및 상기 제1 전압 전극 및 제1 전류 전극의 일부면과 상기 제2 전압 전극 및 제2 전류 전극이 노출되도록 상기 기판 상에 형성된 층간 절연층으로 이루어지는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 유기 금속 화학 증착법(MOCVD)에 있어서, 챔버 내에 기판을 로딩하는 단계; 상기 챔버 내로 원료 기체로 구리1가 전구체를 펄스 형태로 주입하여 상기 기판 상에 상기 구리1가 전구체를 증착시키는 단계와 상기 챔버 내로 퍼지 기체를 펄스 형태로 주입하는 단계를 포함하며, 상기 기판에 증착된 구리 1가 전구체는 열분해에 의하여 구리 금속으로 전환되는 구리 박막 형성 방법에 관한 것이다.; 본 발명의 방법을 이용하면 낮은 저항 (low resistivity)과, 좋은 표면 모폴러지 (good morphology), 우수한 층덮힘 (good step coverage), 낮은 불순물 함유량 (low impurity), 좋은 결정성 (good crystallinity), 좋은 표면거칠기 (smooth surface roughness)를 가지는 박막을 얻을 수 있다. 챔버 내에 기판을 로딩하는 단계; 상기 챔버 내로 원료 기체로서 구리1가 전구체를 펄스 형태로 주입하여, 상기 기판 상에 상기 구리1가 전구체를 화학 증착시키는 단계와 상기 챔버 내로 퍼지 기체를 펄스 형태로 주입하는 단계를 포함하며, 상기 기판에 증착된 구리 1가 전구체는 열분해에 의하여 구리 금속으로 전환되는 유기 금속 화학 증착법에 의한 구리 박막 형성 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 고온 초전도 선천성 조셉슨 접합을 이용한 양자간섭 소자(SQUID)의 제조방법에 관한 것으로서, 고온초전도체의 단결정에서 자연적으로 발생하는 조셉슨 접합 특성을 이용하기 위해 양면벽개(兩面劈開; double-side cleaving) 기법을 이용하여 고온초전도 환상구조(circular shape)를 형성하며 동시에 환상 구조내에 선천성 조셉슨 접합이 포함되도록 하는 것을 특징으로 한다. a) 제 1 부도체 기판 상에 고온 초전도체 단결정층을 접착하는 단계; b) 상기 단결정층을 가공하여 제 1 두께를 갖는 단상을 형성한 후 단상의 한쪽 부분을 제 1 두께의 1/2 보다 깊게 제거함으로써, 단상의 한쪽 부분이 제 1 두께의 1/2 이하인 제 2 두께를 갖는 구조의 단상층을 형성하는 단계; c) 제 2 부도체 기판 상에 접착층을 형성한 후 여기에 b)에서 얻은 단상층을 접착시켜, 제 1 부도체 기판/접착층/단상층/접착층/제 2 부도체 기판의 적층물 구조를 얻는 단계; d) 상기 적층물로부터 제 1 부도체 기판을 분리하여, 단상층의 표면을 노출시킨 후 그 표면에 금속층을 형성하는 단계; e) 단상층의 제 1 두께를 갖는 부분의 일부와 그 상부 금속층을 제거하여, b) 단계에서 형성된 제 2 두께를 갖는 단상층 부분과 엇갈리는 단차 부위에 선천성 조셉슨 접합이 포함되도록 하는 단계; f) 금속층이 입혀진 단상층과 금속층이 입혀져 있지 않은 단상층의 전 두께를 따라 가공함으로써 두 개의 조셉슨 접합부위를 포함하는 환형의 단상구조를 얻는 단계; 및 g) 상기 환형의 단상구조에 전류를 인가하기 위한 전류전극 및 환형 단상구조 양단의 전압을 측정하기 위한 전압전극 단자를 형성하는 단계 를 포함하는 고온 초전도 양자간섭 소자(SQUID)의 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > RF 소자* (F63)
본 발명은 전압 레벨이 제어된 부트스트랩 회로를 이용하여 외부의 환경 변화에 상관없이 일정한 전압 구동을 유지하게 함으로써 종래 회로에 비해 기생 성분을 줄여 입출력 속도를 높일 수 있고 전력 소모와 회로의 면적을 줄일 수 있는 전압 레벨 제어 부트스트랩 회로를 이용한 외부 구동회로에 관한 것이다. ; 이를 위한 본 발명은, 오픈 드레인 트랜지스터형 외부 구동회로에 있어서, 소정의 입력 데이터와 기준전압을 입력받고 상기 오픈 드레인 트랜지스터의 출력 전압을 피드백 입력받아 이들의 전압 레벨을 검출하여 소정의 제어전압을 출력하는 레벨 검출수단과; 상기 레벨 검출수단에서 출력되는 제어전압을 버퍼링하여 출력하기 위한 버퍼수단과; 상기 레벨 검출수단에 입력되는 상기 입력 데이터와 상기 버퍼수단에서 출력된 상기 제어전압을 입력받아 전압 레벨이 제어된 구동신호를 상기 오픈 드레인 트랜지스터의 게이트에 인가하는 부트스트랩 회로수단을 포함하여 된 것을 특징으로 한다. 오픈 드레인 트랜지스터형 외부 구동회로에 있어서, 소정의 입력 데이터와 기준전압을 입력받고 상기 오픈 드레인 트랜지스터의 출력 전압을 피드백 입력받아 이들의 전압 레벨을 검출하여 소정의 제어전압을 출력하는 레벨 검출수단; 상기 레벨 검출수단에서 출력되는 제어전압을 버퍼링하여 출력하기 위한 버퍼수단; 상기 레벨 검출수단에 입력되는 상기 입력 데이터와 상기 버퍼수단에서 출력된 상기 제어전압을 입력받아 전압 레벨이 제어된 구동신호를 상기 오픈 드레인 트랜지스터의 게이트에 인가하는 부트스트랩 회로수단을 포함하고, 상기 레벨 검출수단은, 상기 기준전압과 상기 오픈 드레인 트랜지스터의 출력전압을 입력받고 소정의 클록신호를 반전 입력받아 양(+), 부(-) 출력신호를 출력하는 비교기; 상기 비교기의 양, 부 출력신호를 각각 입력받으며 상기 데이터 신호를 입력받아 각각 업(up) 신호와 다운(down) 신호를 출력하는 2개의 AND 게이트; 상기 AND 게이트들에서 각각 업 신호와 다운 신호를 입력받아 소정의 커패시터에 차지 펌프(charge pump)하는 차지 펌프수단; 상기 차지 펌프수단에 의해 차지 펌프되는 커패시터를 포함하여 이루어지는 것을 특징으로 하는 전압 레벨 제어 부트스트랩 회로를 이용한 외부 구동회로.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 기타 산업용 전기전자
본 발명은 동기정류기의 전압 극성을 검출하여 동기정류기의 구동신호를 발생하도록 함으로써 전원회로의 2차측 정류회로에서의 전력손실을 감소시켜 효율을 증가시키고 단순한 회로구조로 다양하게 응용할 수 있는 전압구동방식 동기정류기 회로에 관한 것이다. 한편, 본 발명은 동기정류기 전원회로의 2차측 정류용 다이오드로 사용되는 다이오드의 전압강하에 의한 전력손실을 줄이기 위해 정류용 다이오드를 대신하여 도통저항이 작은 반도체스위치를 사용하여 전력손실을 줄이는 전압구동방식 동기정류기 회로에 관한 것이다. ; 이를 위한 본 발명은, 동기정류기의 극성을 판별하기 위한 정류용 다이오드와; 상기 정류용 다이오드와 연결되며, 상기 동기정류기의 제어신호를 발생하기 위한 제어신호 발생부와; 상기 제어신호 발생부의 제어신호에 따라 상기 동기정류기의 과도상태에서의 성능을 향상시키기 위한 푸쉬-풀(push-pull) 증폭회로부와; 상기 동기정류기의 2차 정류다이오드를 대신하는 반도체스위치 수단을 포함하여 된 것을 특징으로 한다. 동기정류기 회로에 있어서, 상기 동기정류기의 극성을 판별하기 위한 극성판별용 다이오드; 상기 극성판별용 다이오드와 연결되며, 상기 동기정류기의 제어신호를 발생하기 위한 제어신호 발생부; 상기 제어신호 발생부의 제어신호에 따라 상기 동기정류기의 과도상태에서의 성능을 향상시키기 위한 푸쉬-풀(push-pull) 증폭회로부; 상기 동기정류기의 2차 정류다이오드를 대신하는 반도체스위치 수단을 포함하여 된 것을 특징으로 하는 전압구동방식 동기정류기 회로.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 제어·자동화
본 발명의 미세유체 흐름 조절용 칩은 실리콘 기판상에 알루미늄층을 증착하는 공정과, 상기 알루미늄층을 패터닝하여 미세히터를 제작하는 공정과, 제작된 상기 미세히터의 전기적 절연을 위하여 SOG 코팅층을 형성하는 공정과, 상기 SOG 코팅층을 패터닝하는 공정과, 미세채널용 몰드를 제작하기 위하여, 상기 실리콘 기판상에 포토레지스트 코팅층을 형성하는 공정과, 상기 포토레지스크 코팅층의 패터닝하는 공정과, 제작된 몰드로 미세채널을 제작하기 위해, PDMS(polydimethyl siloxane)의 내부에 미세채널을 형성하는 공정과, 제작된 상기 PDMS를 몰드에서 떼어내는 공정과, 상기 PDMS와 실리콘 기판을 접합하여 그 사이에 미세채널을 형성하는 공정으로 제작되며, 이와 같이 제작된 미세유체 흐름조절용 칩은 공기 경계면을 이용하여 미세채널에서의 미세유체의 폭을 조절함으로서, 세포나 미세입자 또는 미세채널의 구조에 영향을 미치지 않고 구현을 위한 공정이 용이한 점을 장점으로 하는 것으로, 또한 이를 이용하여 미세채널에서 세포나 미세입자의 계수 또는 정렬의 방법으로 응용이 가능할 것으로 기대되는 효과를 가진다. 미세유체 흐름 조절용 칩의 제조방법에 있어서, 실리콘 기판상에 알루미늄층을 증착하는 공정과, 상기 알루미늄층을 패터닝하여 미세히터를 제작하는 공정과, 제작된 상기 미세히터의 전기적 절연을 위하여 SOG 코팅층을 형성하는 공정과, 상기 SOG 코팅층을 패터닝하는 공정과, 미세채널용 몰드를 제작하기 위하여, 상기 실리콘 기판상에 포토레지스트 코팅층을 형성하는 공정과, 상기 포토레지스트 코팅층을 패터닝하는 공정과, 제작된 몰드로 미세채널을 제작하기 위해, PDMS(polydimethyl siloxane)의 내부에 미세채널을 형성하는 공정과, 제작된 상기 PDMS를 몰드에서 떼어내는 공정과, 상기 PDMS와 실리콘 기판을 접합하여 그 사이에 미세채널을 형성하는 공정을 포함하는 미세유체 흐름조절용 칩의 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 중심부(core)가 제거된 나노 구조체 및 이의 제조방법에 관한 것으로, 본 발명에 따라 산화아연 나노선 위에 금속, 반도체, 유전체 등의 다양한 이종물질을 코팅시켜 제조된 다중벽(core-shell) 구조의 산화아연계 나노선에서 중심 소재인 산화아연을 부식성 가스, 무기산, 플라즈마 등을 사용하여 제거함으로써 제조된 속이 빈 나노 구조체는, 나노선에 비해 부피 대 단면적 비가 2배 이상 크고, 모양과 길이 및 중심소재 제거 정도의 조절 및 빈 공간에 이물질의 주입 등을 통해 다양한 특성 및 구조를 제공할 수 있고, 다양한 나노소자의 핵심부품을 단일구조체로 제조할 수 있어 다기능 집적형 나노소자 및 나노시스템을 구현하는데 유리하게 이용될 수 있다.유기금속 화학 증착법에 의해 제조된 산화아연 나노선 위에 전이금속계 물질, 질화물 반도체 또는 유전체를 기상 코팅하여 다중벽(CORE-SHELL) 구조의 산화아연계 나노선을 얻은 후, 중심(CORE)인 산화아연을 나노선의 길이를 따라 전체적으로 또는 일부 제거하는 것을 포함하는, 5 내지 30 NM 범위의 직경을 갖는 나노튜브, 나노티 또는 나노캡 형태의 나노 구조체 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > RF 소자* (F63)
본 발명은 다중 위상 클럭의 듀티 사이클 보정 방법에 디지털적 보정 방법을 도입함으로써 시스템의 전력 절전 상태에서도 클럭의 듀티 사이클 보정 정보가 기억되며, 클럭의 듀티 사이클 보정 과정에서 클럭의 위상 정보가 일정하게 유지됨으로 다중 위상 클럭에 대한 보정이 가능하게 된 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것이다. 한편, 본 발명은 클럭 듀티 사이클 보정 과정에서 클럭의 상승부(clock rising edge) 정보 만을 이용함으로 입력 클럭의 듀티 사이클에 거의 영향을 받지 않도록 된 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것이다. ; 이를 위한 본 발명은 분기(shunt) 캐패시터 인버터 형태로 구성된 클럭 지연 수단; 클럭 상승부 발생 회로 그리고 클럭 하강부 발생 회로로 구성된 클럭 발생 수단; 및 적분기, 비교기, 카운트/레지스터로 구성된 클럭의 디지털 듀티 사이클 검출 수단;를 포함하는 것을 특징으로 한다. 듀티 사이클 보정회로에 있어서, 입력되는 클럭의 상승부를 검출하고, 듀티 사이클 보정 클럭의 상승부를 발생시키는 클럭 상승부 발생 수단; 입력되는 클럭의 위상이 180° 변환된 클럭의 상승부를 검출하고 이 정보로 부터 듀티 사이클 보정 클럭의 하강부를 발생시키는 클럭 하강부 발생 수단; 및 입력되는 클럭의 위상을 180°변환시켜 상기 클럭 하강부 발생 수단에 입력시키는 클럭 지연 수단;을 포함하는 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 표시소자
본 기술은 전계방출 소자에 관한 것으로, 전계방출소자를 수소 플라즈마 처리하여 우수한 전계방출 특성을 갖도록 한 산화아연계 전계방출소자 및 이를 제조하는 방법에 관한 것이다. 본 기술은 인가된 전기장에 의하여 전자를 방출하는 에미터로서 기판상에 산화아연계 나노바늘을 형성시키는 단계와 산화아연계 나노바늘이 형성된 기판에 대하여 수소 또는 수소가 함유된 가스를 이용하여 플라즈마 처리를 행하는 단계를 포함하여 이루어지며 이와 같은 방법에 의하여 제조된 전계방출소자를 제공한다. 인가된 전기장에 의하여 전자를 방출하는 에미터로서 기판상에 아연-함유 유기금속과 산소-함유 기체 또는 산소-함유 유기물을 이용한 유기금속 화학증착법으로 산화아연계 나노바늘을 형성시키는 단계와 상기 산화아연계 나노바늘이 형성된 기판에 대하여 수소 또는 수소가 함유된 가스를 이용하여 플라즈마 처리를 행하는 단계 를 포함하는 에미터의 전계 향상 계수를 증가시킨 것을 특징으로 하는 전계방출소자의 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 광전자
본 발명은 차량 충돌 방지용 지능형 도로 시스템에 관한 것으로, 특히 도로의 제 1격벽에 설치되어 레이저 광을 송신하는 광 송신부와, 도로의 제 1격벽과 마주보는 제 2격벽에 설치되어 광 송신부의 레이저 광을 수신하며 이를 송신하는 제 1광 송/수신부와, 제 1광 송/수신부에서 송신된 광의 단속 정보와 함께 차량간 거리 관련 정보를 전송하는 광 선로와, 제 1광 송/수신부의 광을 상기 광 선로에 접합하는 광 접합점과, 광 접합점을 통해 광 선로에서 전송된 광을 수신받아 제 1격벽 방향으로 송신하는 제 2광 송/수신부와, 차량에 설치되어 제 2광 송/수신부의 광을 수신받아 이를 전송하는 광 수신부와, 광 수신부에서 수신된 광의 단속 정보와 거리 관련 정보에 따라 해당 차량과 전방 차량간의 거리 이상을 알리는 차량의 전자제어장치(ECU)를 포함한다. 그러므로 본 발명은 광 송/수신과 광선로를 이용하여 도로에 주행중인 전방 및 반대 차선 차량들의 거리를 감지할 수 있어 차량 충돌 사고를 방지할 수 있다. 차량 충돌을 방지하기 위한 시스템에 있어서, 도로의 제 1격벽에 설치되어 레이저 광을 송신하는 광 송신부와, 상기 도로의 제 1격벽과 마주보는 제 2격벽에 설치되어 상기 광 송신부의 레이저 광을 수신하며 이를 송신하는 제 1광 송/수신부와, 상기 제 1광 송/수신부에서 송신된 광의 단속 정보와 함께 차량간 거리 관련 정보를 전송하는 광 선로와, 상기 제 1광 송/수신부의 광을 상기 광 선로에 접합하는 광 접합점과, 상기 광 접합점을 통해 상기 광 선로에서 전송된 광을 수신받아 상기 제 1격벽 방향으로 송신하는 제 2광 송/수신부와, 상기 차량에 설치되어 상기 제 2광 송/수신부의 광을 수신받아 이를 차량의 전자제어장치(ECU)에 전송하는 광 수신부를 포함하며 상기 차량의 전자제어장치(ECU)는 상기 광 수신부에서 수신된 광의 단속 정보와 차량간 거리 관련 정보에 따라 해당 차량과 전방 차량간의 거리 이상을 알리는 것을 특징으로 하는 차량 충돌 방지용 지능형 도로 시스템.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 소스(Source), 드레인(Drain), 게이트(Gate), 웰(Well)로 형성된 모스펫(MOSFET) 반도체 소자의 주위에 필드 게이트(Field Gate) 또는 금속(Metal) 배선으로 이루어진 필드전극을 형성하고, 이 필드전극에 전압을 인가하여 필드전극 밑 부분의 웰 또는 기판의 일부분 영역을 공핍(Depletion) 또는 축적(Accumulation)하여 웰 또는 기판 저항을 변화시킴으로써 반도체 소자의 초고주파 특성을 개선하고 그 특성의 조절을 쉽게 할 수 있도록 한 반도체 소자 및 그 제조방법에 관한 것이다. 반도체 기판 상에 형성된 웰(well); 상기 기판 또는 상기 웰에 형성된 다수개의 소스, 드레인, 게이트 및 웰콘택; 상기 기판 또는 상기 웰의 면저항을 증가시키기 위해 상기 소스, 드레인, 게이트 및 웰콘텍의 주변에 형성된 소정의 필드전극을 포함하고, 상기 소스, 드레인, 게이트 및 웰콘택은 MOS 소자를 이루도록 된 것을 특징으로 하는 반도체 소자.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 소스(Source), 드레인(Drain), 게이트 (Gate), 웰(Well) 등의 4단자를 갖는 MOSFET 구조에서 상기 게이트 위에 수직으로 오버레이 게이트(Overlay Gate)를 형성하여 게이트의 저항을 변화시켜서 반도체 소자의 특성, 특히 초고주파 특성의 조절을 쉽게 할 수 있으며, 게이트 저항을 감소시켜서 초고주파 특성을 개선시킬 수 있도록 한 반도체 소자 및 그 제조방법에 관한 것이다. 반도체 기판 상에 형성된 웰(well); 상기 기판 또는 상기 웰에 형성된 다수개의 소스, 드레인, 게이트 및 웰콘택; 상기 게이트 상에 상기 게이트와 수직방향으로 형성된 오버레이(overlay) 게이트를 포함하고, 상기 소스, 드레인, 게이트 및 웰콘택은 MOS 소자를 형성하고, 상기 오버레이 게이트는 상기 게이트와 동일한 재료로 형성되고, 상기 오버레이 게이트가 다수개의 라인 형태로 형성되는 것을 특징으로 하는 반도체 소자.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기