일반기술
전기·전자 > 기타 반도체
본 발명은 저온 용융 광섬유 인출 장치에 관한 것으로, 수직형 전기로의 내부에 금속으로 된 보조 온도 조절 수단을 설치하여 다중 조성 화합물 또는 할라이드계 화합물의 길이 10cm 정도의 소형 광섬유 모재를 안정적으로 인출할 수 있게 한 것이다. 보조 온도 조절 수단은 원주형 금속의 윗면과 밑면에 중심부를 향한 원추형 홈부를 형성하여 전기로 내부에서의 기류의 흐름이, 하부에서는 아래로 흐르게 하고 상부에서는 위로 흐르게 하며 복사열의 반사경 역할을 하게 하여 수직형 전기로의 온도 특성을 향상시킨다. 보조 온도 조절 수단은 전기로 내부에서의 위치를 상하로 조절가능하게 설치함으로써 전리로의 최고 온도 위치를 조절할 수 있고, 일반적인 전기로와 비교하여 온도 분포의 반치폭을 1/3, 외부의 환경 변화에 대한 온도 변화를 1/2로 감소시킬 수 있는 것이다.1. 광섬유 모재 가열을 위해 금속 재료로 된 보조 온도 조절 수단을 수직형 전기로의 내부에 상하로 위치 가변 가능하게 설치하여 상기 전기로의 최고 온도 위치를 가변시킬 수 있도록 함과 아울러 온도 분포의 반치폭과 외부의 환경 변화에 대한 온도 변화를 감소시킬 수 있도록 한 저온 용융 광섬유 인출 장치.2. 제 1항에 있어서, 상기 보조 온도 조절 수단은 원주형 금속의 윗면과 밑면에 주임부를 향한 원추형 홈부를 형성하고 그 중심부에 광섬유 모재가 관통되는 모재관통공을 천공하여서 된 것임을 특징으로 하는 CBr₄개스를 이용한 반도체 패턴 측면의 에피성장율 조절방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
전기·전자 > 기타 반도체
유기금속화학증착법에 의하여 실리콘기판위에 성장된 GaAs에피택셜층에서 700-750도씨의 성장온도로 델타-도핑을 하는 방법을 제공하는데 있다. <구성>실리콘기판위에 완충층으로서의 GaAs에피택셜층을 성장시키는 공정;GaAs에피택셜층의 성장을 중단한 상태에서 그 위에 유기금속화학 증착법에 의해 700-750도씨의 성장온도에서 델타-도핑하는 공정;이후 700-790도씨에서 덮개층으로서의 GaAs에피택셜층을 성장시키는 공정으로 구성한다. <효과>델타-도핑층내의 델타-도핑층에 있는 도우펀트의 열확산이 GaAs/Si계면에서 발생된 전위결합에 의하여 가속되는 것을 방지할 수 있다.청구항 1. 실리콘기판위에 완충층으로서의 GaAs에피택셜층을 성장시키는 공정과, 이 GaAs에피택셜층의 성장을 중단한상태에서 그 위에 유기금속화학 증착법에 의해 700-750℃의 성장온도에서 델타-도핑하는 공정과, 이후 700-790℃에서 덮개층으로서의 GaAs에피택셜층을 성장시키는 공정으로 구성됨을 특징으로 하는 실리콘기판상의 성장된 GaAs에피택셜층의유기금속화학증착법에 의한 델타-도핑형성방법.청구항 2. 제 1 항에 있어서, 상기 완충층으로서의 GaAs에피택셜층을 3㎛이상의 두께로 성장시킴을 특징으로 하는 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑 형성방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 반도체 금속박막의 배선방법에 관한 것으로, 저압 화학 기상 증착법 또는 플라즈마 화학 기상 증착법에 의해 질화 텅스텐 박막을 확산방지막으로 하여 구리를 증착시키도록 한 것이다.이러한 금속배선방법은 먼저 기판(3)상에 플라즈마 화학증착법으로 질화 텅스텐 확산 방지막(7)을 도포하고, 금속층(1)(6)인 Cu를 증착시키며, 접촉창으로서의 비아콘택 영역(5)과 금속층(1)을 연결시킬 때는 역시 플라즈마 화학증착법으로 증착된 질화 텅스텐 박막을 확산방지막으로 사용하여 금속배선하도록 한 것으로, 확산방지막인 질화 텅스텐 박막은 실리콘 기판(3)과 금속층(1)이 접촉되는 콘택 영역(2), 금속층(1)(6)과 절연막(4)사이, 금속층(1)(6)이 접촉되는 비아콘택 영역(5)에 적용되는 것이다. 이와 같이 Cu 확산방지를 위한 확산방지막으로 텅스텐 질화박막이 우수한 특성을 지님을 알 수 있다.1.실리콘 기판상에 화학 기상 증착법으로 500Å 이상의 두께를 가진 질화텅스텐을 사전 도포한 후, 구리를금속 배선하여 600℃ 이상의 고온에서 후속 열처리하는 것을 특징으로 하는 반도체 금속 박막의 배선방법.2. 제 1 항에 있어서, 상기 화학 기상 증착법은 저압 화학 기상 증착법인 것을 특징으로 하는 반도체 금속박막의 배선방법.3. 제 1 항에 있어서, 상기 화학 기상 증착법은 플라즈마 화학 기상 증착법인 것을 특징으로 하는 반도체 금속박막의 배선방법
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
전기·전자 > 기타 반도체
녹색 및 적색 방출효율이 각각 2배 및 500배 이상 향상된 매우 우수한 성질을 가지는 녹색 및 적색을 방출하는 레이저 유리를 제공한다. [구성]백금 도가니에 무수 플루오라이드를 넣고, NH4F, HF를 첨가하여 후드안에서 혼합 및 분쇄한다. 혼합된 원료를 백금 도가니 뚜껑을 덮어 전기로에 넣고, 온도를 높인 뒤 N2 가스를 유입하고 가열한 뒤, 원료중에 포함된 산화물을 플로오라이드 화합물로 반응시키기 위해 1시간동안 유지시킨다. 다음 섭씨 800도 에서 질소분위기로 가열하여 1시간 용융시킨 뒤, OH기를 제거하고, 스트레스를 제거한 뒤, 레이저 유리를 제조한다.1. 다음식의 조성으로 이루어진 녹색 및 적색을 방출하는 레이저 유리: 53ZrF4-25BaF2-(4-x)LaF3-3AlF3-15NaF-xTmF3 상기식에서 x는 0≤x≤2이며, LaF3, ErF3 ㅁ치 TmF3의 총 함량이 4몰%이다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 양자구조 형성방법에 관한 것으로, 종래 양자구조 형성방법은 건식식각을 사용하여 기판에 손상을 주어 광전소자의 특성을 저하시키거나, 원하는 분포 및 위치의 조절이 용이하지 않아 광전소자의 광범위한 응용이 불가능한 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 갈륨비소기판의 상부에 갈륨산화막을 증착하는 마스크 증착단계와; 상기 갈륨산화막의 상부에 피엠엠에이를 도포 및 현상하여 패턴을 형성하고, 그 패턴이 형성된 피엠엠에이를 식각마스크로 사용하는 습식식각으로 그 하부의 갈륨산화막을 패터닝하는 마스크 패턴 형성단계와: 상기 패턴이 형성된 피엠엠에이를 제거하고, 상기 패턴이 형성된 갈륨산화막의 사이에 노출된 갈륨비소기판에 양자구조를 성장시키는 양자구조 성장단계로 구성되어 특정한 패턴이 형성된 갈륨산화막을 성장마스크로 사용하여 양자구조가 형성될 위치와 크기를 제한하여, 양자구조의 크기 및 분포를 용이하게 조절할 수 있게 됨으로써, 광전소자로의 응용분야를 확대시키는 효과가 있다.1. 갈륨비소기판의 상부에 갈륨산화막(Ga₂O₃)을 증착하는 마스크 증착단계와; 상기 갈륨산화막의 상부에 피엠엠에이(PMMA. PolyMethylMethAcrylate)를 도포 및 현상하여 패턴을 형성하고, 그 패턴이 형성된 피엠엠에이를 식각마스크로 사용하는 습식식각으로 그 하부의 갈륨산화막을 패터닝하는 마스크 패턴 형성단계와; 상기 패턴이 형성된 피엠엠에이를 제거하고, 상기 패턴이 형성된 갈륨산화막의 사이에 노출된 갈륨비소기판에 양자구조를 선택적으로 성장시키는 양자구조 성장단계로 이루어진 것을 특징으로 하는 양자구조 형성방법.2. 제1항에 있어서, 상기 갈륨산화막은 스퍼터링법, 양극산화법, 전자선 증착법중 하나의 방법으로 30-70nm의 두께가 되도록 증착하는 것을 특징으로 하는 양자구조 형성방법.3. 제1항에 있어서 갈륨산화막의 페터닝은 전자선 리소그라피법 또는 레이저 홀로그라픽 리소그라피법 또는 레이저 홀로그라픽 리소그라피법을 사용하여 이루어진 것을 특징으로 하는 양자구조 형성방법.4. 제1항에 있어서, 양자구조 성장단계는 기판온도를 430-540℃로 유지하며, 빔상당압력(beam equivalent pressure)이 3족원소 대 5족원소의 비를 약 10~20으로 하고, 약 1*10...torr인 비소 속(flux)하에서 실시하는 분자선 에피탁시법에 의해 양자구조를 성장시키는 것을 특징으로 하는 양자구조 형성방법.5. 제1항에 있어서 상기 양자구조 성장단계는 분자선 에피탁시법 또는 화학선 에피탁시법 또는 유기금속화학기상증착법으로 양자구조를 성장시키는 것을 특징으로 하는 양자구조 형성방법.6. 제1항에 있어서, 상기 양자구조 성장단계로 양자구조가 형성된 후, 패턴이 형성된 갈륨산화막을 계속 잔존시켜, 광전소자의 제조시 전류차단층으로 사용하는 것을 특징으로 하는 양자구조 형성방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2000-12-15
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 유기금속화학증착(MOCVD)법에 의해 에피층을 성장시킬 때 CCl4 또는 CBr4 가스를 소량 유입시켜 수평 방향으로 PN 접합 어레이 구조를 제조할 수 있게 한 수평 방향 반도체 PN 접합 어레이 제조방법에 관한 것으로, 종래에는 수평 방향으로의 PN 접합을 형성할 수가 없었다. 이러한 점을 감안하여, N형 GaAs 기판에 V형 또는 U형의 홈을 형성하고, 이후 상기 N형 GaAs 기판 위에 유기금속화학증착(MOCVD)법으로 P형 에피층을 성장시키되, CCl4 또는 CBr4 가스를 유입시켜 수평방향의 P-GaAs/N-GaAs 또는 P-AlGaAs/N-GaAs PN 접합 어레이를 제조함으로써 입사된 광이 손실이 거의 없이 PN 접합부분에 곧바로 도달되고, 광전소자의 효율을 높이거나 낮은 문턱전류의 레이저 다이오드 또는 도파손실이 작은 광도파로의 제작 등에 응용될 수 있게 한 것이다.1. N형 GaAs 기판에 비평면 성장을 이용하여 홈을 형성하는 공정과, 상기 N형 GaAs 기판에 형성된 홈에만 유기금속화학증착(MOCVD)법으로 에피층을 성장시키되, CCl4 또는 CBr4 중 선택된 하나의 가스를 유입시켜 P형 GaAs 및 P형 AlGaAs 에피층중 선택된 하나의 에피층을 형성함으로써, 수평 방향의 P-GaAs/N-GaAs 및 P-AlGaAs/N-GaAs중 선택된 하나의 PN 접합 어레이를 제조하는 공정으로 이루어진 것을 특징으로 하는 수평 방향 PN접합 어레이 제조방법.2. 제1항에 있어서, N형 GaAs 기판에 형성된 홈은 V자 및 U자 모양의 패턴중 하나의 패턴에 의해 형성하는 것을 특징으로 하는 수평 방향 PN 접합 어레이 제조방법.3. 제2항에 있어서, N형 GaAs 기판의 홈은 N형 GaAs 기판 위에 광감광제 및 마스크를 사용하여 사진 식각 방법으로 V자 및 U자 모양중 선택된 하나의 패턴을 형성하고, 이후 습식 에칭법에 의해 에칭시켜 V자 및 U자 모양중 하나의 모양으로 형성하는 것을 특징으로 하는 수평 방향 PN 접합 어레이 제조방법.4. 제3항에 있어서, 상기 습식 에칭법에 H2SO4, H2O2, H2O의 혼합용액을 사용하는 것을 특징으로 하는 수평 방향 PN 접합 어레이 제조방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 광학 변조기 및 광학 스위치의 제조에 사용될 수 있는 신규한 2차 비선형 광학 고분자로서 화학식 1 및 화학식 2로 표시되는 폴리이미드의 제조 방법에 관한 것이다. 본 발명은 내열성이 크고 유리 전이 온도가 높으며 유기 용매에 대한 용해성이 우수하고 전기 광학 계수의 열안정성이 우수한 2차 비선형 광학 활성을 갖는 폴리이미드를 제공한다.식 중, R1, R2 및 R3는 수소, 플로라이드, 또는이다.(식 중, m은 2 내지 6이다)1. 하기 화학식 1로 표시되는 반복 단위를 갖는 측쇄형 이차 비선형 광학 특성 고분자 화합물.화학식1-(-MO-)10-----(-ITCN-NLO-)8-식 중, m과 n은 그의 합이 5내지 10000이고 m/(m+n)=0.05~0.95를 충족시키는 값이며; ITCN-NLO는 ......이며; X는 존재하지 않거나, 또는 탄소수 1내지 6의 알킬렌 또는 탄소수 6내지 12의 방향족 탄화수소이고;Y는 에테르, 에스테르, 아미드, 탄소수 1내지 5의 알킬아미노, 카르바메이트 및 설폰으로 구성되는 군에서 선택되는 2가 결합단이며; NLO는 공역 방향족 고리가 비치환되거나 또는 전자 주게 및(또는)전자 받게로 치환될 수 있는 일반적인 이차 비선형 광학 특성 화학단으로서, 벤젠, 스틸벤, 아조벤젠 및 디페닐로 이루어지는 군으로부터 선택되는 화학단이고, MO는 ITCN-NLO와 공중합가능한 임의의 모든 중합성 단량체이다.2. 제 1항에 있어서, 상기 m과 n의 합이 15내지 1000인 것인 고분자 화합물.3. 제 1항에 있어서, 상기 화합물이 전장 분극화 후의 열처리에 의해 사슬내 및 사슬간 열 가교 현상 또는 광 가교 현상을 나타내는 화합물인 고분자 화합물.4. 제 1항에 있어서, 상기 MO가 메틸메타크릴레이트, 4-히드록시페닐 말레이미드 또는 글리시딜 메타크릴레이트인 고분자 화합물.5. 제 1항 기재의 고분자 화합물로 제조되는 비선형 광학 재료.6. 제 1항에 있어서, 공역 방향족 고리가 벤젠인 고분자 화합물.7. 제 1항에 있어서, 공역 방향족 고리가 스틸벤인 고분자 화합물.8. 제 1항에 있어서, 공역 방향족 고리가 아조벤젠인 고분자 화합물.9. 제 1항에 있어서, 공역 방향족 고리가 디페닐인 고분자 화합물.10. 제 1항에 있어서, 전자 주게가 산소, 황, 탄소수 1내지 6의 알킬아미노 또는 시클릭 알킬 아민인 고분자 화합물.11. 제 10항에 있어서, 시클릭 알킬 아민이 피페리딘 또는 피롤리딘인 고분자 화합물.12. 제 1항에 있어서, 전자 받게가 니트로, 말로니트릴, 트리시아노에틸렌, 탄소수 1내지 3의 퍼플루오로알킬, 니트로페닐술포닐 또는 메틸술포닐인 고분자 화합물.13. 제 1항에 있어서, 하기 고분자 1의 반복 단위를 포함하는 고분자 화합물.14. 제 1항에 있어서, 하기 고분자 2의 반복 단위를 포함하는 고분자 화합물.15. 제 1항에 있어서, 하기 고분자 3의 반복 단위를 포함하는 고분자 화합물.16. 제 1항에 있어서, 하기 고분자 4의 반복 단위를 포함하는 고분자 화합물.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 광학 변조기, 광학 스위치에서 이용가능한 새로운 2차 비선형 광학 활성을 갖는 고분자로서 하기 화학식 1로 나타내는 비선형 광학 폴리벤족사졸에 관한 것이다. 본 발명의 2차 비선형 광학 폴리벤족사졸은 우수한 내열성, 높은 유리 전이 온도, 및 열안정성이 우수한 전기 광학 계수를 갖는다. 상기 식에서, R은 -C(CN)=C(CN)2 또는 -N=N-Ph-NO2기를 나타내고, n은 10n1000 범위 내이다.1. 하기 화학식 1로 나타내는 2차 비선형 광학 폴리벤족사졸.화학식1.상기 식에서, R은 -c(CN)=C(CN)2또는 -N=N-Ph-NO2기를 나타내고, n은 10n1000범위 내이다.2. 제 1항 기재의 2차 비선형 광학 폴리벤족사졸로 제조되는 비선형 광학 재료.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 간접천이형 에너지 밴드갭 구조를 가진 실리콘 반도체를 미세결정 구조화함으로써 직접천이형 반도체 재료에서와 같은 고효율의 광특성을 갖게 하여 가시광 영역의 광소자에 응용할 수 있도록 한 실리콘 미세결정 제조방법에 관한 것으로, 특히 전기화학부식법 및 후열처리 공정에 의한 실리콘의 나노(nano) 결정립을 제작함에 있어 실리콘 웨이퍼 및 비정질 실리콘 박막으로부터 상온에서 아주 안정되고 강한 적색발광(파장 680)과 황색발광(파장 543)을 얻도록 하였다.즉, 본 발명은 간접천이형 에너지 밴드갭 구조를 갖는 반도체 재료로부터 발광 특성을 나타내는 미세결정 구조를 제작하는 방법을 제공함으로써 실리콘 광소자의 가능성을 제공하는 것이다.1. 실리콘 기판 위에 비정질 실리콘을 부분적으로 증착하는 제1공정과, 상기 비정질 실리콘이 부분적으로 증착된 시료를 전기화학부식 시키는 제2공정과, ㅅ아기 전기화학부식된 시료를 급속열처리 하는 제3공정으로 이루어지는 것을 특징으로 하는 실리콘 미세결정 제조방법.2. 제1항에 있어서, 상기 비정질 실리콘은 직류 마그네트론 스퍼터링법(magnetron sputtering)으로 증착하는 것을 특징으로 하는 실리콘 미세결정 제조방법.3. 제1항에 있어서, 상기 전기화학부식은 HF:H2O:Ethanol이 1:1:2의 비율로 혼합된 용액에 넣고 백금전극을 이용하여 200㎃/㎠ㄹ의 전류밀도로 30초간 급속처리함을 특징으로 하는 실리콘 미세결정 제조방법.4. 제1항에 있어서, 상기 급속열처리는 질소가스 분위기로 800℃의 온도에서 10분간 행하는 것을 특징으로 하는 실리콘 미세결정 제조방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]크롬(Cr)이 코팅된 기판에 포토레지스트(10)를 스핀 코팅한 후레이저 리소그라피 장비로 제1노광을 수행하는 단계와, 제1노광후 제2노광을 한 다음 현상을 하여 제1노광에 의해 성질이 변하지 않은 상기 포토레지스트(10)를 제거하는 단계와, 상기 크롬(2)는 에칭한 후 잔존하는 포토레지스트(10)를 제거하는 단계로이루어지는 것을 특징으로 하는 레이저 리소그라피 장비를 이용한 네가티브 마스크 제작방법.1. 크롬(Cr)이 코팅된 기판에 포토레지스트(10를 스핀 코팅한 후 레이저 리소그라피 장비로 제1노광을 수행하는 단계와, 이 단계 후 제2노광을 한 다음 현상을 하여 제1노광에 의해 성질이 변하지 않은 상기 포토레지스트(10)를 제거하는 단계와, 상기 포토레지스트(10)가 제거된 부분의 크롬(2)을 에칭한 후 잔존하는 포토레지스트(10)를 제거하는 단계로 이루어지는 것을 특징으로 하는 레이저 리소그라피 장비를 이용한 네가티브 마스크 제작방법.2. 제1항에 있어서, 포토레지스트(10)는 포지티브 포토레지스트가 사용됨을 특징으로 하는 레이저 리소그라피 장비를 이용한 네가티브 마스크 제작방법.3. 제1항에 있어서, 제1노광은 444nm 파장을 갖는 He-Cd 레이저를 광원으로 사용하는 것을 특징으로 하는 레이저 리소그라피 장비를 이용한 네가티브 마스크 제작방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
<목적>유기금속화학증착법에 의하여 실리콘기판위에 성장된 GaAs에피택셜층에서 700-750도씨의 성장온도로 델타-도핑을 하는 방법을 제공하는데 있다. <구성>실리콘기판위에 완충층으로서의 GaAs에피택셜층을 성장시키는 공정;GaAs에피택셜층의 성장을 중단한 상태에서 그 위에 유기금속화학 증착법에 의해 700-750도씨의 성장온도에서 델타-도핑하는 공정;이후 700-790도씨에서 덮개층으로서의 GaAs에피택셜층을 성장시키는 공정으로 구성한다. <효과>델타-도핑층내의 델타-도핑층에 있는 도우펀트의 열확산이 GaAs/Si계면에서 발생된 전위결합에 의하여 가속되는 것을 방지할 수 있다.1. 실리콘기판위에 완충충으로서의 GaAs 에피택셜층을 성장시키는 공정과, 이 GaAs에피택셜층의 성장을 중단한 상태에서 그 위에 유기금속화학 증착법에 의해 700-750℃의 성장온도에서 델타-도핑하는 공정과, 이후 700~790℃에서 덮개층으로서의 GaAs 에피택셜층을 성장시키는 공정으로 구성됨을 특징으로 하는 실리콘기판상의 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법.2. 제1항에 있어서, 상기 완충층으로서의 GaAs 에피택셜층을 3㎛이상의 두께로 성장시킴을 특징으로 하는 실리콘기판상에 성장된 GaAs 에피택셜층의 유기금속 화학증착법에 의한 델타-도핑 형성방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 양자세선 레이저 다이오드 제작방법에 관한 것으로, 종래의 양자세선 레이저 다이오드들은 활성층으로서의 전류주입을 증가시키기 위하여 레이저 구조 성장 후 비활성층 부분에 대한 이온주입 또는 절연층의 증착과 같은 후속공정을 필요로 하였는데, 이러한 후속공정은 레이저 다이오드의 제작을 복잡하게 할 뿐만 아니라 활성층 내의 광구속(Optical confinement) 계수의 감소로 인하여 레이저 다이오드의 특성을 저하시키는 문제가 있었다. 이에 본 발명은 성장기판의 전도형과 반대 전도형의 에피층을 성장시키고 광리소그래피와 습식식각에 의해 기판 부분까지 V홈 패턴을 형성하여 전류차단층을 형성한 다음 V홈 패턴 위해 AlGaAs/GaAs의 양자세선 구조를 성장시키고 p와 n전극을 형성함으로써, 별도의 후속 공정없이 레이저 구조의 활성층으로만 전류의 유입이 가능하게 하여 낮은 문턱전류를 얻을 수 있는 효과가 있다.1. 기판상에 서로 다른 도전형의 버퍼층고 에피층을 순차적으로 형성하는 공정과, 상기 에피층에 V홈 패턴을 형성하여 상기 버퍼층과 에피층인 전류차단층 내에 양자세선 형성영역을 정의하고, 그 상부에 다시 버퍼층을 형성하는 공정과, 상기 V홈 패턴의 저면부에 양자세선 레이저 구조를 형성하는 공정과, 전극형성을 위한 접촉층을 성장시키고 전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 양자세선 레이저 다이오드 제작방법.2. 제 1항에 있어서, 상기 에피층은 기판과 다른 도전형의 에피층을 성장시켜 형성하는 것을 특징으로 하는 양자세선 레이저 다이오드 제작방법.3. 제 1항에 있어서, 상기 에피층의 V홈 패턴은 광리소그래피와 습식식각에 의해 형성하는 것을 특징으로 하는 양자세선 레이저 다이오드 제작방법.4. 제 3항에 있어서, 상기 에피층의 V홈 패턴의 형성을 위한 습식식각은 H2SO4와 H2O2 및 H2O의 혼합 식각용액을 1:8:40의 비율로 하여 식각하는 것을 특징으로 하는 양자세선 레이저 다이오드 제작방법.5. 제 1항에 있어서, 상기V홈 패턴은 버퍼층과 겹치도록 형성하여 즉, 기판의 내부까지 형성되도록 함으로써 V홈 패턴의 바깥부분에 전류차단층이 형성되도록 하는 것을 특징으로 하는 양자세선 레이저 다이오드 제작방법.6. 제 5항에 있어서, 상기V홈은 중심부근에서 약 1.2㎛의 폭으로 버퍼층과 겹치도록 형성하는 것을 특징으로 하는 양자세선 레이저 다이오드 제작방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법에 관한 것으로, 종래의 양자세선 제작방법은 직접 GaAs 기판위에 V홈을 형성하고 그 위에 에피성장(epitaxial growth)을 실시하여 양자세선을 제작하는데, 상기와 같은 종래 양자세선제작방법은 기판상에 형성되는 V 홈에 의해 에피층의 울퉁불퉁하게 되는 문제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 기판에 AlGaAs를 한층 더 성장시킨후 V홈을 형성함으로써 보다 효과적으로 양자세선을 형성시키고, 확산제한 용액을 이용하여 마스크없이 양지세선을 보호하면서 윗면 양자우물(top quantum well)을 효과적으로 제거하는 동시에 V홈 형성에 따른 울퉁불퉁한 에피층을 간단하게 평탄화하 수 있도록 하는 GaAs/AlGaAs기판을 이용한 양자세선 제작벙법을 제공하는 것이다본 발명은 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법에 관한 것으로, 종래의 양자세선 제작방법은 직접 GaAs 기판위에 V홈을 형성하고 그 위에 에피성장(epitaxial growth)을 실시하여 양자세선을 제작하는데, 상기와 같은 종래 양자세선제작방법은 기판상에 형성되는 V 홈에 의해 에피층의 울퉁불퉁하게 되는 문제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 기판에 AlGaAs를 한층 더 성장시킨후 V홈을 형성함으로써 보다 효과적으로 양자세선을 형성시키고, 확산제한 용액을 이용하여 마스크없이 양지세선을 보호하면서 윗면 양자우물(top quantum well)을 효과적으로 제거하는 동시에 V홈 형성에 따른 울퉁불퉁한 에피층을 간단하게 평탄화하 수 있도록 하는 GaAs/AlGaAs기판을 이용한 양자세선 제작벙법을 제공하는 것이다1. GaAs기판상에 AlGa층을 성장시키는 공정과, 상기 AsAlGaAs층 위에 원하는 방향으로 포토레지스트패턴을 형성하는 공정과, 포토공정을 통해 상기 AlGaAs층이 형성된 기판상에 V흠을 형성하는 공정과, 상기 V흠 위에 에피성장하여 양자세선을 형성하는 공정으로 이루어지는 것을 특징으로 하는 GaAs/AlGaAs기판을 이용한 양자세선 제작방법.2. 제1항에 있어서, 확산제어에칭액으로 윗면 양자우물을 제거하여 양자세선을 평탄화하는 공정을 더 포함하는 것을 특징으로 하는 GaAs/AlGaAs기판을 이용한 양자세선 제작방법.3. 제2항에 있어서 확산제어 에칭액은 H2SO4:H2O2:H2O(30:1:1의 부피 비율)이 사용됨을 특징으로 하는 GaAs/AlGaAs 기판을 이용한 양자세선 제작방법.4. 제1항에 있어서, V홈 형성공정은 기판과 AlGaAs층의 에칭특성각도(C1)가 기판이 파인각도(C2)보다 작게 하여 형성하는 것을 특징으로 하는 GaAs/AlGaAs 기판을 이용한 양자세선 제작방법.5. 제1항에 있어서, AlGaAs층의 두께는 상기 V흠 형성에 따른 기판의 식각 두께보다 작게 형성하는 것을 특징으로 하는 GaAs/AlGaAs 기판을 이용한 양자세선 제작방법.6. 제2항 또는 제3항에 있어서, 확산제어에칭액이 흐르는 방향에 V흠이 직각되게 기판을 위치시키는 것을 특징으로 하는 GaAs/AlGaAs기판을 이용한 양자세선 제작방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 게이트의 미세구조 패시베이션에 의한 전계효과트랜지스터의 성능 개선방법에 관한 것으로, 게이트금속의 아래에 미세패턴을 가진 유전체 패시베이션층을 삽입함으로써 MOSFET 및 MODFET와 같은 전계효과트랜지스터의 성능을 개선할 수 있도록 한 것인데, 이는 게이트와 채널사이에 정전용량 커플링이 있는 모든 전계효과트랜지스터 소자에 적용될 수 있으며 게이트 패시베이션을 위해 안티돝 미세패턴을 사용하여 문턱전압 및 트랜스컨덕턴스의 값을 독립적으로 조절할 수 있음을 제시하였다. 또한, 본 발명은 FET 증폭기 설계시, 사용하기 편한 게이트 바이어스전압 영역내에서 트랜스컨덕턴스가 최대치를 중심으로 한 좁은 영역으로 사용이 한정되는 어려움을 극복할 수 있는 방법을 제공하도록 한 것이다.1. 일반적인 MOSFET및 MODFET소자에 있어서, 미세패턴구조의 게이트 패시베이션층을 사용함으로써 문턱전압 및 트랜스컨덕턴스를 독립적으로 조절 할 수 있도록 한 게이트의 미세구조 패시베이션의 의한 전계효과트랜지스터의 성능 개선방법.2. 제 1항에 있어서, 게이트 패시베이션을 위해 폴리머나 산화막 등의 유전체박막을 사용하는 것을 특징으로 하는 게이트의 미세구조 패시베이션의 의한 전계효과트랜지스터의 성능 개선방법.3. 제 1항에 있어서, 게이트 패시베이션층의 주기 및 폭을 각각 300nm로 하는 안티들(또는 그물모양)으로 형성하는 것을 특징으로 하는 게이트의 미세구조 패시베이션의 의한 전계효과트랜지스터의 성능 개선방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법에 관한 것으로, 레이저 홀로그래피법과 습식식각에 의해 단주기 V홈 어레이가 형성된 갈륨비소 기판위에 유기금속화학증착법으로 AlGaAs/GaAs의 양자세선 어레이 구조를 형성하고 불필요한 양자우물층을 제거하며 레이저 발진시 전류를 양자세선으로만 흐르게 하기 위한 전류방지층을 미세패턴된 구조위에 감광막을 이용한 리소그래피 기술을 이용하여 형성함으로써, 낮은 문턱전류와 고출력을 갖는 고출력 양자세선 어레이 레이저 다이오드를 구현할 수 있다.1. 기판위에 단주기 양자세선 어레이를 형성하는 공정과, 이후 감광막 마스크를 형성하여 상기 단주기 양자세선 어레이 양쪽 윗부분의 양자우물층을 제거하는 공정과, 이후 전류차단층을 형성하는 공정으로 이루어지는 것을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.2. 제 1항에 있어서, 상기 기판은 레이저 홀로그래픽 리소그래픽에 의한 마이크로미터 이하의 주기를 갖는 단주기 V홈 어레이 기판을 사용하는 것을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.3. 제 1항에 있어서, 상기 양자세선 어레이는 유기금속화학증착법에 의해 성장시키는 것을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.4. 제 1항에 있어서, 양자우물층의 제거는 감광막을 식각 마스크로 한 습식식각으로써 수행됨을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.5. 제 4항에 있어서, 양자우물층의 제거를 위한 습식식각은 H3PO4와, H2O2및 H2O의 비율을 16:9:75로 하는 것을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.6. 제 1항에 있어서, 상기 전류차단층은 플라즈마화학증착법에 의한 실리콘화산화막(SiO2)를 사용하여 형성되는 것을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.7. 제 6항에 있어서, 양자세선 영역의 실리콘산화막(SiO2)의 제거는 리프트 오프 공정으로 이루어지는 것을 특징으로 하는 고출력 양자세선 어레이 레이저 다이오드 구조제작 방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
본 발명은 반도체 패턴 측면의 에피성장율 조절방법에 관한 것으로, 패터닝된 GaAs 기판 위에 유기금속화학증착(MOCVD)법에 의해 에핑층을 성장할때 CCl4를 도핑(doping)하므로써, 1) 상 기 CCl4유입량에 따라 에핑층의 측면 성장율을 조절할 수 있으며, 또한 소자의 평탄화도 보다 쉽게 이루어질 수 있고, 2) 이를 이용하여 양자세선을 제조할 수 있을 뿐 아니라 상기 양자세선은 ①평면의 양자우물 두께에 비하여 양자세선의 두께가 현격한 차이를 나타내므로 광여기 발광파장(photoluminescence) 또한 큰 차이를 가지게 되어 양자세선의 광학적 성질을 양자우물과 독립적으로 연구할 수 있고, ② 양자세선과 양자우물의 광여기 발광 강도비(IQWR/IQWL)는 여기된 지역의 양자세선과 양자우물의 부피비(VQWR/VQWL)에 비례하는데 본 발명에 의해 제조된 양자세선의 경우는 부피비가 최소 5배이상 향상되므로 광여기 발광 강도비 또한 크게 향상될 수 있으며(여기서 IQWR 및 IQWL는 양자세선의 발광강도 및 양자우물의 발광강도를 나타내며, VQWR 및 VQWL는 양자세선의 부피비 및 양자우물의 부피비를 나타낸다), ③ 양자우물의 두께를 아주 얇게 하여도 양자세선의 두께를 충분히 두껍게 할 수 있으므로 IILD(impurity induced layer disordering) 기법으로 상기 양자우물을 없애버릴 경우 완전히 고립된 가장 이상적인 형태의 양자세선을 제작할 수 있다는 장점을 지녀 고신뢰성의 반도체 소자를 구현할 수 있게 된다.1. 반도체 제조공정에 있어서, 각각의 크기가 100마이크로 이하의 크기로 패터닝된 GaAs기판 위에 유기금속화학증착법에 의해 온도범위 500-900℃에서 에피층을 성장할때 CCl₄를 가스유량조절기로 유입범위(CCl₄유입량/3족원료 유입량=0.01~100)에서 상기 유기금속증착장치의 반응한 것을 특징으로 반도체 패턴 측면의 에피성장율 조절방법.2. 제 1항에 있어서, 상기 GaAs기판은 광노광봅 및 습식식각으로 에칭하여 100마이크로미터 이하로 패터닝됨을 특징으로 반도체 패턴 측면의 에피성장율 조절방법.3. 제 1항에 있어서, 상기 에피층은 3족 유기금속 원료인 트리메틸갈륨 및 트리메틸알루미늄과 5족 원료인 비소가스를 이용한 유기금속화학증착법으로 형성됨을 특징으로 반도체 패턴 측면의 에피성장율 조절방법.4. 제 1항에 있어서, 패터닝된 상기 GaAs기판은 메사 형태 또는 V층 형태 또는 이들의 조합중 어느 하나로 형성됨을 특징으로 반도체 패턴 측면의 에피성장율 조절방법.5. 제 4항에 있어서, V홈 형태를 갖는 상기 GaAs기판 상에 형성된 에피층은 GaAs양자우물에만 CCl₄가 도핑됨을 특징으로 반도체 패턴 측면의 에피성장율 조절방법.6. 제 4항 또는 제 5항에 있어서, V홈 형태를 갖는 상기 GaAs기판에는 CCl₄를 도핑하여 성장시킨 양자우물을 이용하여 양자세선이 형성됨을 특징으로 반도체 패턴 측면의 에피성장율 조절방법.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
[구성]본 발명은 플라즈마 발생시 생성되는 활성이온 및 활성분자(혹은 활성원자)의 생성율을 달리할 수 있는 방법으로서, 가스펄스 전자 싸이크로트론 공명 플라즈마의 과도적 특성을 조사하여 서로 다른 플라즈마 종들의 과도적 광방출(transient optical emission) 모습으로부터 일정한 시간폭을 갖는 두 세 가지 다른 시간영역을 도입하는 것을 포함한다. 또한 가스펄스 도입시, 의무주기의 변화에 따라서도 활성이온 및 활성분자(혹은 활성원자)의 생성율을 달리할 수 있는데, 이는 가스펄스 플라즈마의 과도적 특성과 밀접한 관련이 있다. 즉, 가스 펄스 도입시간 영역에서는 비교적 낮은 전자 온도(1.2 eV)가 관측되고, 가스펄스 도입중단 후 약 0.65초 후의 시간영역에서는 비교적 높은 전자온도(2.5 eV)가 관측되는데, 이는 플라즈마와 중성분자간의 재결합 충돌이 영향을 주므로써 나타나는 현상이다. 따라서 활성이온 및 활성분자(혹은 활성원자)의 생성율을 달리할 수 있는 적절한 시간영역 및 의무주기를 선택함으로서 플라즈마 관련 반도체 제조공정을 비롯한 산화물 및 질소화합물 등의 결정성장분야에서 유용하게 사용될 수 있다.본 발명은 가스 펄스 전자 싸이크로트론 공명 플라즈마에서, 시간에 따라 변화되는 과도적 특성을 가지는 플라즈마 변수를 이용하여 활성이온 및 활성분자(또는 활성 원자)의 생성율을 선택적으로 제어하는 것을 특징으로 하는 가스 펄스 전자싸이크로트론 공명 플라즈마에서의 활성이온 및 활성분자(또는 활성원자) 생성율 제어 방법을 제공한다.상기 시간의 시간영역을 구분하기 위하여, 반도체공정 등에서 사용되는 플라즈마 장치의 밸브 또는 셔터를 이용하여 가스펄스 플라즈마의 특성이 달라지도록 할 수 있다. 플라즈마 변수로는 전자 및 이온의 온도나 밀도, 플라즈마의 공간분포등 여러 가지가 있을 수 있는데, 본 발명은 시간에 따라 변화되는 과도적 특성을 가지는 플라즈마 변수를 이용하며, 본발명의 실시예에서는 전자의 밀도가 온도를 사용하였다.가스펄스 플라즈마는 플라즈마원의 방전공동(discharge cavity)내에 유도된 압력변화에 의해 플라즈마 변수가 시간에 따라 변하게 되므로써 과도적 특성을 띄게 되는데, 이를 분석하면 가스 펄스 방식에 의한 반도체 결정성장 및 반응공정에매우 유용하게 사용할 수 있다. 실제 본 발명에 의하여, 질소 및 산소가스를 사용하여 활성 이온 즉, N2+, O2+, O+ 등에 대한 활성분자(혹은 활성원자) 즉, N2*, O*, 의 비를 달리할 수 있는 시간영역을 규정해 줌으로써, 활성종들을 선택적으로얻을 수 있었다.의무주기 또는 진공챔버내의 압력(가스주입량)에 따라서 이온 전류의 값도 변화하므로, 이러한 압력과 의무주기에 대한이온전류를 측정함으로써, 활성종들을 선택적으로 얻을 수 있게 된다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2001-01-17
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 자기 기록 재생 장치에 사용되는 박막 헤드상의 패턴을 평탄화시킬 수 있는 방법에 관한 것 이다.본 기술은 지지 기판상에 절연층, 시드층 및 감광층을 순차적으로 형성시키고, 포토 리쏘그래픽 및 에칭으로 시드층을 패터닝시킨 후, 스핀 온 코팅 방법으로 시드층상에 폴리이미드를 도포시켜서 평탄화층을 형성한다. 그 다음, 평탄화층을 포토 리쏘그래픽으로 제거하여 시드층을 노출시키고, 전기 도금으로 노출된 시드층상에 금속을 증착시켜서 메탈층을 형성시킨 후 메탈층 및 평탄화층을 소정 두께로 에칭한 후 잔존하는 폴리이미드를 2차 경화시킨다.본 기술은 공동이 발생되지 않은 평탄화층을 형성시켜 박막 헤드의 성능을 향상 시킬 수 있다.
- 보유기관
- 특허법인충정
- 등록일
- 2001-04-30
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 실리콘 기판상에 메탈층을 형성시키기 위한 방법에 관한 것이다.본 기술은 시드층의 제거시 메탈층이 손상받는 것을 방지하여 원하는 형상의 패턴 치수 및 선폭을 갖는 메탈층을 형성하는 방법을 제공함에 그 목적이 있다.본 기술에 의한 메탈층 형성 방법은 실리콘 기판상에 절연층을 형성시키는 단계와, 절연층사에 시드층을 형성시키는 단계와, 시드층상에 포토 레지스터를 도포시켜서 감광층을 형성시키는 단계와, 감광층을 소정 형상으로 패터닝시키는 단계와, 감광층의 패턴을 통하여 노출된 시드층상에 메탈층을 형성시키는 단계와, 메탈층상에 보호층을 형성시키는 단계와, 시드층상에 잔존하는 감광층을 제거하여 시드층을 노출시키는 단계와, 노출된 시드층 및 보호층을 제거하는 단계로 실현된다본 기술은 시드층의 제거시 메탈층이 손상받는 것을 방지시키므로 원하는 형상의 패턴 치수 및 선폭을 갖는 메탈층을 형성할 수 있는 특징이 있다
- 보유기관
- 특허법인충정
- 등록일
- 2001-04-23
상세보기
일반기술
전기·전자 > 기타 반도체
본 기술은 복수개의 메탈층을 형성시킨 다층 배선 구조에서 하부층의 패턴 형성에 의하여 발생되는 단차를 감소시켜 상부층의 단선 방지 및 신뢰성을 향상시키기 위한 평탄화 방법에 관한 것이다.일반적으로 다층 배선 구조를 갖는 실리콘 웨이퍼에서 하부층의 패턴 형성에 의한 단차 발생에 의하여 상기 하부층상에 형성되는 상부층의 배선 구조 예를 들면 메탈층은 단선되며 또한 이러한 실리콘 웨이퍼를 사용하는 제품의 신뢰성을 저하시키게 된다. 또한 메탈층의 패턴 형성에 의하여 생성된 상기 절연층의 단차는 높은 점도를 갖는 상기 감광층의 최종 형상에 의존하게 되고 또한 상기 절연층의 단차를 완화시키기 위하여 상기 절연층상에 감광층을 형성시킨 후 상기 반응성 이온 식각 공정에 의하여 상기 절연층 및 감광층을 다수 에칭 백시킴으로서 많은 식각 공정 시간을 요구한다는 문제점이 발생된다.본 기술은 이러한 문제점을 해결하기 위한 것으로 기판상에 소정 형상으로 패터닝된 메탈층을 형성시키는 제1단계와, 상기 기판상에 절연 물질을 적층시켜서 절연층을 형성시키는 제2단계와, 이온 주입 공정에 의하여 상기 절연층에 이온 주입층을 생성시키는 제3단계와, 상기 이온 주입층상에 포토 레지스트를 도포시켜서 형성된 감광층을 패터닝시키는 제4단계와, 상기 감광층의 패턴을 통하여 노출된 상기 이온 주입층의 일부를 식각시켜서 상기 메탈층을 노출시키는 제5단계와, 상기 이온 주입층상에 잔존하는 감광층을 제거하여 상기 이온 주입층을 노출시키는 제6단계와, 상기 노출된 이온 주입층상에 포토레지스트를 재차 도포시켜서 감광층을 형성시키고 에치 백 공정을 수행하는 제7단계로 이루어지면 이에 의해서 상기 하부층상에 형성되는 상부층의 단락을 방지시킬 수 있고 또한 제품의 신뢰도를 향상시킬 수 있다본 기술은 복수개의 메탈층을 갖는 실리콘 웨이퍼의 다층 배선 구조에서 하부층의 패턴 형성에 의하여 생성된 단차를 완화시키기 위한 식각 공정 시간을 단축시킬 수 있을 뿐만 아니라 제조 단가를 저렴화 시킬 수 있는 평탄화 방법을 제공하는 데 있다
- 보유기관
- 특허법인충정
- 등록일
- 2001-04-23
상세보기