산업기술 통합검색
기술의 개요 - 본 기술은 반도체소자 제조방법에 관한 것으로, 반도체소자의 게이트길이를 감소시키고, 저항을 줄이기 위한 것이다.기술의 특징 - 본 기술은 기판상에 제1레지스트층을 형성하는 단계와, 제1레지스트층을 전자빔에 의해 선택적으로 노광 및 현상하여 제1폭을 갖는 패턴을 형성하는 단계, 기판 전면에 절연막을 형성하는 단계, 절연막상에 제2레지스트층을 형성하는 단계, 제2레지스트층을 UV 리소그래피공정에 의해 선택적으로 노광 및 현상하여 제1레지스트층 패턴 상부에 제2폭의 패턴을 형성하는 단계, 절연막의 노출된 부위를 건식식각하는 단계, 기판 상에 게이트 형성용 금속을 증착하는 단계, 리프트오프공정에 의해 제1레지스트층 및 제2레지스트층을 제거하여 T자형 게이트를 형성하는 단계로 구성되는 것이 특징이다.
기술의 개요 - 본 기술은 LED 반도체 레이저 제작시의 청색 발광소자에서 기판과 질화물계 화합물간의 격자상수를 줄임으로서 질화물의 결정성을 높여 고휘도의 효율을 갖는 발광소자에 관한 것이다.기술의 특징 - 본 기술은 기판, 완충(buffer)층, 질화 화합물층이 순차적으로 적층된 것에 있어서, 기판 또는 기판과 버퍼층 사이에 불화합물(MF2 : 여기서 M은 Ca, Sr, Ba) 또는 불화란탄(LaF3)층으로 이루어진 것을 특징으로 한다.
전계방출 팁의 소재로 몰리브덴(Molybdenum, Mo), 흑연/다이아몬드 구조의 탄소(Diamond Like Carbon, DLC), 탄소나노튜브(CNT), 실리콘(Si) 등이 제시되고 있으나, 그 스핀트 타입의 에미터로 제조하기 어렵다. 예를 들어, 실리콘을 이용할 경우에는 기존의 직접회로(IC) 공정과 양립할 수 있고 구동회로를 내장시킬 수 있기 때문에 좋다는 장점이 있으나, 실리콘은 일함수가 크고 쉽게 산화가 일어나기 때문에 낮은 전계 방출 효율을 보이며 열적으로나 기계적으로 불안정하여 장시간 전계방출을 할 경우 전류에 요동이 발생하는 불안정성을 보인다. 또한, 다이아몬드나 다이아몬드상 카본 등의 박막 에미터는 디스플레이를 제작할 때마다 에미터 형성물질을 합성해야 하고, 제조 조건을 일정하게 유지해야 하는 등의 고도의 안정된 제조 조건이 요구되므로 대형 디스플레이 제작에 적용이 용이하지 않으며, 양산에 불리하여 제조 단가가 높아지는 등의 단점을 갖는다.이러한 단점을 극복하기 위하여 열전도성이 우수하고, 낮은 일함수를 가지는 물질인 Mo, DLC, 다이아몬드 등으로 실리콘 에미터를 코팅 처리를 하거나, 새로운 에미터 재료를 개발이 시급이 요구되고 있는 실정이다. 이에 본 발명은 저전방에서 구동할 수 있는 수직 성장된 단결정 AlN 나노막대를 성장시켜 전계방출 특성이 우수하고, 화학적 안정성 및 저 진공 전계방출 특성을 가지고 있다.
기술의 개요 - 본 기술은 게이트전극의 길이를 짧게 하여 게이트전극의 저항을 줄이고 트랜지스터 특성의 균일도 및 공정수율을 향상시키기에 적당한 이중 리세스 반도체 소자 제조방법을 제공하기 위한 것이다.기술의 특징 - 본 기술은 반도체 기판상에 반도체 기판의 일정영역이 드러나도록 제 1 감광물질을 형성하는 공정과, 제 1 감광물질을 마스크로 반도체 기판에 제 1 리세스영역을 형성하는 공정, 제 1 감광물질과 반도체 기판에 절연막을 증착하는 공정, 제 1 리세스영역 양측의 제 1 절연막상에 제 1 리세스영역보다 넓은 폭을 갖는 제 2 감광물질을 형성하는 공정, 제 2 감광물질을 마스크로 절연막을 식각하여 제 1 감광물질 양측면 및 제 1 리세스영역 양측에 측벽절연막을 형성하는 공정과, 측벽절연막 및 제 1, 제 2 감광물질을 마스크로 제 2 리세스영역을 형성하는 공정, 제 1, 2 리세스영역 및 제 1, 2 감광물질상에 금속막을 증착하는 공정, 반도체층을 식각하여 제 1 리세스영역과 접하도록 T자형의 게이트전극을 형성하는 공정, 제 2 감광물질과 절연막과 제 1 감광물질과 측벽절연막을 차례대로 제거하는 공정으로 구성된 것이 특징이다.
기술의 개요 - 본 기술은 소오스/드레인 접합부에 장벽을 설치하여 고온 캐리어 효과를 경감시키는 반도체 소자 및 그 제조방법에 관한 것이다.기술의 특징 - 본 기술은 기판상에 게이트 산화막을 사이에 두고 형성되는 게이트 전극과, 게이트 전극의 양 옆에 형성되는 소오스/드레인의 불순물 영역, 소오스/드레인의 불순물 영역내의 장벽 블록으로 구성되는 것이 특징이다.
반도체 소자의 방열은 대부분 소자 뒷면에 히트싱크를 부착하여 실현하게 되는데 이때 히트싱크와 실리콘 칩 사이의 계면에서의 열 저항이 열전달 효율을 결정하는 중요한 요소가 된다. 본 기술은 두꺼운 실리콘 기판을 이용하여 기판 뒷면에 핀 모양의 히트싱크를 식각함으로써 단일체 형태의 히트싱크를 제작하는 방법이다. 이 경우 발열 표면적이 증가하면서도, 단일 기판으로 이루어져 계면이 존재하지 않으므로, 효과적인 열 전달이 가능하게 된다. 반도체 칩의 집적도가 높아지고, 동작속도가 고속화되면서 필연적으로 칩의 전력소모가 증가하게 된다. 이는 결국 열 에너지의 형태로 칩을 빠져나가게 되는데, 이때 발생되는 열을 효과적으로 제거하지 않으면 소자의 작동오류가 발생하거나 고열로 소자가 파괴되는 경우가 생긴다. 결국 고성능 칩의 설계에서 저전력 문제와 더불어 방열부분은 매우 중요한 요소가 된다. 이러한 기술은 공냉 또는 수냉 방식의 냉각이 필요한 반도체 소자에 대부분 응용될 수 있다.
고체 내부에서 열 에너지가 전달되는 경로는 금속에서는 전자를 통해서, 그리고 부도체에서는 격자진동인 포논을 통해서 일어난다. 소자의 방열은 대부분 소자 뒷면에 히트싱크를 부착하여 실현하게 되는데 이때 히트싱크와 실리콘 칩 사이의 계면에서의 열 저항이 열전달 효율을 결정하는 중요한 요소가 된다. 본 기술은 이온 임플란트를 이용하여 칩 뒷면에 전도도가 높은 전도성 층을 형성하고, 그 위에 금속을 입혀 실리콘 기판에서 발생하는 열이 포논에 의한 전달경로 외에도 전자에 의한 전달경로를 추가하는 방법이다. 이때 실리콘 기판 내에서 반도체-도핑층 전도체 간의 열전달은 동일 기판 내부에서 일어나는 일이므로 매우 효율적이 되며, 도핑층에서 금속으로의 열전달은 전자를 통한 채널이 추가되므로 효율이 높아진다.
*원리 및 구성본 기술의 단전자 소자 제조방법은 다음의 9단계 공정으로 구성된다. ①SOI 기판의 산화막 상에 반도체층을 형성하는 단계, ②반도체층을 식각하여 액티브 영역을 형성하는 단계, ③액티브 영역의 중간 부분을 식각하여 전도채널층을 형성하는 단계, ④액티브 영역을 감싸도록 산화막 상에 게이트 산화막을 형성하는 단계, ⑤전도채널층의 양쪽으로 불순물 이온을 주입하여 액티브 영역에 드레인과 소스를 형성하는 단계, ⑥전도채널층과 직교하도록 게이트 산화막을 식각하여 트랜치를 형성하는 단계, ⑦게이트 산화막 위에 중간산화막을 형성하여, 트랜치와 전도채널층의 접합부에 터널링 접합 및 양자점을 형성하는 단계, ⑧게이트산화막 및 중간산화막을 드레인과 소스의 윗면이 각각 드러날 때까지 식각하여 제1 및 제2컨택홀을 형성하는 단계, ⑨중간산화막 위로 금속막을 증착하여 제1 및 제2컨택홀를 통해 드레인과 소스에 각각 접하는 드레인 패드와 소스패드 및 트랜치 상부에 게이트 패드를 각각 형성하는 단계.*기술적 배경기존 형태의 단전자 소자에서는 쿨롱차폐 현상을 일으키기 위해 게이트를 이중으로 형성해야 하기 때문에 전력소비가 증가하여 집적 회로 등에 적용이 불투명하고 또한 적층 공정이 매우 복잡하여 불안정하므로 제조비용이 높아지는 단점이 있다. *중요성 및 독창성본 기술에서는 디플레이션 게이트 없이 열산화 및 전자빔 식각을 통해 채널층에 직교하는 트랜치를 형성함으로써, 양자점 및 터널링 접합을 동시에 형성하기 때문에 저소비전력 및 공정의 단순화에 따른 제조비용을 줄일 수 있다는 점에서 그 중요성 및 독창성이 있다.*적용제품 및 경쟁제품본 기술의 단전자 소자 제조기술은 차세대 논리 직접 소자 회로 또는 개인용 디지털단말기(PDA)등에 적용될 수 있는 구성소자로서 활용될 수 있다.*특징 및 장점첫째, 게이트를 이중 게이트로 형성하거나 고가의 전자빔 식각 장치를 이용하지 않고서 채널층에 직교하는 트랜치를 형성하고 열산화를 이용함으로써 전도 채널 상에 원하는 크기의 양자점 및 터널링 접합을 용이하게 형성할 수 있다.둘째, 소비전력이 감소하고 기존의 이중 게이트 형성을 위한 금속막 증착 및 패터닝 공정이 생략됨으로 공정이 단순화되어 제조비용이 감소된다.셋째, 채널과 직교하는 트랜치 폭을 조절하면 양자점의 크기를 임의로 바꿀 수 있으므로 동작 온도의 향상으로 인한 소자기능을 향상시킬 수 있다.
*원리 및 구성단전자 소자의 양자점에 양자점의 전위를 조절할 수 있는 게이트를 붙여 듀얼 게이트 단전자 소자를 제작하는 기술로서, ①반도체 층과 기본 기판 사이에 절연층을 가지는 기판 상에 반도체 층을 형성하고, ②반도체 층을 식각하여 나노선이 형성될 채널 영역을 정의한 후, ③채널 영역에 무기물인 음성 감광막과 양성 감광막을 이용하여 나노선을 정의하며, ④나노선의 실리콘 측면에 열산화 공정을 통하여 산화막 층을 형성하면서 동시에 양자점을 형성하고, ⑤나노선 위에 남아 있는 음성 감광막의 너비와 높이 차이를 이용하여 이후 감광막을 회전 코팅시 음성 감광막 위쪽 영역에 감광막의 두께는 상대적으로 얇게 하며, ⑥감광막의 두께 차이를 이용하여 음성 감광막 위쪽 영역에서 먼저 식각이 이루어지게 하여 게이트를 분리하는 과정으로 이루어진다. *기술적 배경단전자 소자는 채널에 양자점이 존재하여 전자가 양자점으로 터널링(tunneling)하여 들어가면 쿨롱진동의 특성을 보이는 소자로 전자 한 개만을 조절하기 때문 적은 전력소모의 장점을 가진 소자이지만, 하나의 게이트만을 가지고는 쿨롱진동의 위상을 조절할 수가 없다. 따라서 양자점의 전위를 조절할 수 있는 다른 하나의 게이트가 요구되며, 기존에는 양자점과 같은 평면에 측면 게이트를 설치하여 조절하거나 양자점 바로 위에 게이트를 설치하여 조절하는 방법이 대표적인 방법이었다. 그러나 각각 전력소모가 크다는 단점과, 양자점의 게이트를 정렬시키기가 어렵다는 단점을 가지고 있다*중요성 및 독창성양자점의 측면에 게이트 산화막의 두께, 즉 수 nm 거리에 측면 게이트를 위치시켜 전기적 결합을 높여 작은 전압으로도 양자점의 전위를 조절 가능하게 함으로써 전력소비를 줄이고, 또한 감광막 두께 차이를 이용하여 선택적 식각이 이루어지게 함으로써 양자점 바로 위에 게이트를 정렬시킬 경우 생기는 공정상의 어려움을 극복할 수 있다는 점에서 그 중요성과 독창성이 있다고 할 수 있다.*적용제품 및 경쟁제품본 기술은 단전자 소자 개발분야에 적용될 수 있으며, 이러한 단전자 소자는 저전력·고집적 테라비트급 반도체 논리회로의 핵심기술로 활용될 수 있는데, 향후 단전자 소자 논리회로의 상용화시에는 휴대폰·노트북을 비롯한 모바일 기기는 물론, 인공지능칩, 나노·바이오칩, 양자컴퓨터까지도 적용이 가능하다.*특징 및 장점첫째, 듀얼게이트 단전자 소자는 작은 전압으로도 쿨롱 진동의 위상을 조절할 수 있어 전력소비를 줄일 수 있으며, 기존의 CMOS 공정을 이용하므로 새로운 공정개발에 필요한 시간과 비용을 절약할 수 있다. 둘째, 한 개의 소자만으로도 논리 소자의 구현이 가능하므로 높은 집적도를 얻을 수 있다.
본 기술은 플렉시블 전자 소자애 적용이 가능한 유기물 반도쳬 소자 제조 빙－법에 관한 것으로，유기물 기판위의 반도쳬 소자제작에서 유기물층 상에 다기능 유기 삽입층을 형성함으로써 소스－드레인 전극과 유기물층과의 낮은 접촉 저항과 기계적 유연성 확보하도록 한다．본 기술은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로，그 목적은 폴리머 소재로 이루어진 플렉시블 기판 위에 유기 반도체 소자 제작에 있어 기계적 유연성에 문제시 되는 소스－드레인 전극과 유기물층과의 접착력 향상 및 접촉 저항을 낮추어 소자의 기계적 및 전기적 특성을 향상시키기 위한 것이다．그리고 본 기술은 유기 반도체 소자를 제조하고 반복 굽힘 실험을 통하여 문턱 전압， 전하 이동도， 전류 점멸비의 변화를 관찰하여 이를 토대로 유기 반도체 소자의 기계적 유연성과 전기적 특성의 향상시키는데 그 목적이 있다．
본 발명은 유리 기판위에 AZO, GZO, BZO, IZO, ITO 등의 투명 산화물 전극을 상하부 전극으로 사용하여 AlN 박막의 투명한 압전 구조물을 제작 하는 것으로, 일반적인 압전 재료를 이용한 소자 제작과는 달리 투명한 산화물 전극을 기반으로 구성되어 광학적으로 투명한 구조물 제작하는 방법이다.투명 압전 구조물은 향후 소자 적용에 있어서 투명센서, 투명 RFID 태그, 투명 SAW 필터, 투명 안테나, 터치스크린 등에 적용 가능한 구조물이다. 또한 기존 압전체를 활용한 응용분야 또한 확대되어질 것이다. 투명전자소자를 이용한 스마트 창, 스마트 쇼 윈도우, 투명 네비게이터 등 투명 IT 전자기기는 2010년부터 시장을 형성하여 2015년에 200억 달러 규모로 급성장될 것으로 예측된다.(출처:DisplaySearch 2005. 3, CLSA, Deutsche Bank, LG전자 자체 분석)투명전자소자는 차세대 반도체소자로 분류된 여러 소자 중에서도 가장 쉽게 기존의 반도체 인프라를 이용하여 개발될 수 있는 전자소자이기 때문에 발전 속도가 매우 빠르다. 또한 기존의 부품과는 다른 새로운 시장을 개척 할 것으로 예측되기 때문에 소재기술, 소자기술, 부품기술이 중요하다고 예측된다. 산화물 전극을 이용한 투명 압전구조물 을 기반으로 제조된 투명 압전소자는 RFID태그, SAW, 터치스크린 등의 투명 전자 기기를 구현 할 수 있으며 향후 유비 쿼터스 환경에서 적합한 소자기술로서 기존 부품과는 다른 새로운 시장을 개척할 것으로 예상된다. 투명 산화물 전극 을 상하부 전극으로 사용하여 AlN 박막의 투명한 압전 구조물을 제작 하는 것으로, 일반적인 압전 재료를 이용한 소자 제작과는 달리 투명한 산화물 전극을 기반으로 광학적으로 투명한 구조물 제작하는 방법이다.
본 기술은 탄소나노튜브를 압전소자에 의해 변형시킬 때 일어나는 저항의 변화를 이용하여 스위칭이 되는 신개념의 트랜지스터와 이를 이용한 비휘발성 메모리를 제공하는 것을 목적으로 한다.상기 목적을 달성하기 위해 본 발명은, 탄소나노튜브의 양단부에 각각 전기적으로 접촉되는 소스 전극과 드레인 전극을 포함하고, 상기 탄소나노튜브의 일측에 압전소자가 배치되어 있어, 상기 압전소자에 의한 상기 탄소나노튜브의 변형을 통해 스위칭이 이루어지는 것을 특징으로 하는 탄소나노튜브 트랜지스터를 제공한다. 또한 상기 압전소자로 형상 기억 메모리 압전소자(shape piezoelectric actuator)를 사용할 경우, 비휘발성 메모리로의 응용이 가능하다.
기판 상부에 절연층을 형성하는 단계; 상기 절연층 상부에 탄소 나노튜브를 형성하는 단계; 및 상기 탄소 나노튜브가 형성된 절연층의 탄소용융 환원 (carbothermal reduction) 반응으로 절연층에 나노트렌치를 형성하는 단계를 포함하는 탄소 나노튜브를 이용한 절연층의 식각 방법과 이를 이용하여 제조된 나노 구조물이 제공된다. 본 발명의 식각 방법에 따르면 식각을 위한 비싼 기계 장비 및 복잡한 전처리 과정을 필요로 하는 기존의 방법에 비하여 간단하며, 또한 환경과 신체에 유독한 화학 약품을 사용하지 않아 친환경적이고, 0.5 내지 300 nm 의 평균 지름을 가지는 탄소 나노튜브를 이용하여 기존의 방법으로는 구현하기 어려운 0.5 내지 500 nm 의 평균 폭을 가지는 절연층의 나노트렌치를 제조할 수 있다. 또한, 상기 절연층의 나노트렌치를 이용하여 고밀도 집적화 소자용 나노 구조물을 제공할 수 있다.
본 기술은 신규한 전구체 조합을 이용하여 우수한 특성의 하프늄 실리케이트 박막을 성장시키는 원자층 화학 증착법에 관한 것이다. 원자층 화학증착법은 기판 표면에서 전구체간 리간드 치환반응을 통해 박막이 성장되는 방법이기 때문에 전구체의 선택이 박막특성에 크게 영향을 준다. 본 기술에서 사용된 적용된 전구체 조합은 추가적인 산화제 없이 금속(M1=Hf 혹은 Si)-알콕사이드와 금속(M2=Hf 혹은 Si)-알킬아마이드를 사용하여 삼성분계 금속산화막을 성장시킬 수 있다. 본 기술에 따른 전구체조합을 원자층 화학증착법에 적용하면, 높은 유전상수(k), 큰 밴드갭에너지 (Eg), 우수한 열적안정성, 우수한 계면특성, 우수한 층 덮임률을 가진 수 나노두께의 하프늄 실리케이트 박막을 얻을 수 있다.
분포궤환 반도체 레이져 소자의 제조방법이 개시된다. 회절격자를 채널 내에만 형성하기 위해서, 광도파로 구조를 형성시에 이용된 식각마스크를 잔류시킨다. 또한 오믹콘택층의 측면 부위의 일부를 제거한다. 리프오프방식으로 회절격자의 위치 외에 잔류하는 금속층을 제거한다. 본 발명은 또한 분포궤환 레이저의 회절격자를 형성하는데 있어서 홀로그램 노광 방법 혹은 나노 임프린트 방법을 이용하며, 자기정렬 방식으로 회절격자가 형성된다. 본 발명에 따라 제조된 분포궤환 레이저는 대량생산에 적합한 기술과 구조를 사용할 수 있고, 또한 뛰어난 재현성을 보장하며, 나아가 생산 단가를 낮추어 기존 분포궤환 레이저의 단점을 보완할 수 있다.
A/D, D/A 변환기에 대하여아날로그 신호를 디지털 신호로 변환하고, 복원하기 위한 회로로써 분류를 하여 보면, 신호계(界)와 표시계(界)로 대별할 수 있는데 신호계에 대하여 살펴보면 4.8.16...bit의 변환기를 생각할 수 있는데 bit수가 많을수록 입력 대비 출력 신호 복원파형의 왜율이 적어진다. 즉, 정밀도가 높아져 원형에 근접한 파형 복원을 할 수 있다. 만일 1bit로 실시간 연속 발생된다면 복원 파형은 어떨까요다음 전송계를 살펴보면 다수의 bit열(列)로 발생된 bit를 전송하려면 직렬로 변환시켜 동기 신호와 함께 전송하여야 복원을 할 수 있다. 이렇게 직렬 전송 할 때 의 bit열을 연속된 1bit열로 생각할 수 있다. 소개하려는 ADC & DAC는 1bit열 실시간 연속 발생하며, 복원 파형은 16bit이상에 닯은비 100% 가까운 실측치를 얻을 수 있다.ADC특징 - ①2개의 연산 증폭기 사용 ②디지털 버퍼용 F.F 1개 사용 ③실시간 연속 1bit열 발생(변조신호)DAC특징 - ①1개의 연산 증폭기 사용 ②16bit이상의 복원 파형 관찰(복조신호)※1bit열 실시간 발생이므로 변환용 클락, 샘플 신호가 필요없다.용도 - ①HDTV용 송신기 및 수신 장치 ②음향 신호 디지털화 저장 장치
기술 개요)O본 발명은 차세대 반도체 소자를 개발하기 위해 필요한 공정 중 한 부분에서 요구되는 과정으로서 미세 나노 디바이스의 제작시 소자의 각 부분에 대한 온도, Device Matching, 기타 제작 변수 등의 변화에 대한 소자의 성능에 대한 데이터 값들을 FDTD 알고리즘과 PEB 알고리즘을 통해 계산한다. 이를 통해 얻어진 정확한 리소그래피 모델을 생산자에게 제공함으로써 새로운 소자 공정 개발에 따른 개발 시간의 단축 및 그에 대한 소요되는 비용을 줄이고 제작되는 소자의 성능을 최적화하는 것임기술 특징 및 대표 청구항)O반도체의 광 콘트라스트 특징에 따라 각각 다른 식각 과정이 생기며 이에 따라 생기는 기타 효과들을 고려하는데 있어서, 원하는 구조의 패턴으로부터 패턴 파라미터 값들을 얻을 수 있는 해석 방법임
기술 개요)O본 발명은 차세대 반도체 소자구조 중 하나로 각광 받고 있는 벌크 FinFET 구조의 실제 공정 시 나타나는 게이트 부분의 코너 효과를 고려하여 문턱 전압을 계산하는 방법을 제공함으로써 나노미터 전계 효과 트랜지스터 설계를 용이하게 하는 것임기술 특징 및 대표 청구항)OBulk FinFET의 단채널 효과와 폭 좁은 효과를 고려하는 모델링 방법에 있어서, fitting parameter를 도입하고, Bulk FinFET의 실제 공정 시 나타나는 코너 효과를 고려하기 위해 corner factor를 도입한 Tri-gate 구조의 문턱 전압 해석 방법임
□ 기술개요 - 목적 : 알루미늄의 산화처리가 없고 알루미늄산화막(Al2O3)과 동일한 절연특성을 보이는 알루미늄질화막(AlN)를 절연체로 사용하고, 강자성체인 코발트나 나노 입자를 형성시켜 코발트 나노 입자가 절연체인 알루미늄 질화물 내에 형성하여 코발트 입자와 입자사이에 투과 자기저항 현상을 발생시킬 수 있는 나노 스케일의 다층 박막 및 이를 이용한 자기메모리 소자를 제공하는데 목적이 있다.- 구성 : 절연체인 알루미늄질화막(AlN)을 1~3 나노미터 두께로 고정하여 전술한 알루미늄질화막 사이에 코발트(Co)층을 0.1~2.0 나노미터 두께로 삽입하여 알루미늄질화층/코발트층/알루미늄질화층의 3층 구조를 기본으로 하는 나노 스케일의 박막구조를 구성한다.- 효과 : 절연층인 알루미늄 질화물의 두께를 1~3nm로 하고 강자성체인 코발트 층의 두께를 2nm 이하로 할 때, 각 층간에 투과 자기저항 현상이 발생하여 자기저항(magneto resistance)의 변화율이 커서 자기센서, 자성 반도체 소자 등으로 활용할 수 있게 되는 효과가 있다. □ 기술특징기존의 절연체를 구성하는 재료는 알루미늄산화막(Al2O3)를 사용하고 있으나 알루미늄산화막을 형성하기 위해서는 기술적으로 어려움이 많고 그 산화막의 면 구조에 따라 자기저항의 크기가 많이 종속되는 문제가 있을 뿐만 아니라 투과 자기저항 효과를 유발하기 위한 외부 자장력의 크기가 상당히 크다는 단점이 있다.해당 기술은 상기와 같은 기존기술에 문제점을 해결하기 위한 것으로서, 알루미늄의 산화처리가 없고 알루미늄산화막(Al2O3)과 동일한 절연특성을 보이는 알루미늄질화막(AlN)을 절연체로 사용하고, 그 사이에 강자성체인 코발트(Co)층을 삽입하는 것이 특징이다.또한, 투과 자기저항의 특성은 온도가 증가할수록 저항치가 반비례하여 감소하는 특성이 있다.
해당 기술은 유기 이엘(EL) 소자를 이용한 수동 매트릭스 방식의 유기발광다이오드 패널의 게조표현을 하기 위한 유기이엘 디스플레이 드라이버에 관한 것임. 해당 기술은 적은 회로의 부피나 소자 수로 많은 계조표현의 출력을 얻을 수 있도록 한 것으로, 펄스폭 변조(PWM)와 펄스 크기변조(PAM) 방식을 혼합하여 구동하는 혼합 계조표현을 위한 유기이엘 드라이버를 개시.유기이엘 디스플레이 패널을 구동할 수 있는 전원부와 픽셀에 정전류를 공급하기 위한 정전류 생성부와 PAM 및 PWM 방식의 전류 생성부와 이를 제어할 수 있는 중앙제어장치로 구성되어 있어, 해당 기술은 부품 수를 최소화하면서도 더욱 많은 계조표현을 가능케 함으로써 고성능 드라이버 설계가 가능하며 회로의 부피를 줄일 수 있어 제품의 소형화가 가능하고 제조원가를 절감하는 효과를 가져 옴.