일반기술
전기·전자 > 반도체 재료 (B63)
본 기술에서는 알루미늄 소스물질로서, 유기 알루미늄 화합물(DMEAA, Dimethylethylamine alane)을 이용하며 이를 운반기체(수소등)를 이용하여 증착하고자 하는 기판에 접촉시키고 화합물의 해리반응을 유도한다. 또한, 기판 상에 에너지 공급원을 도입하여 해리반응에 의해 기판에 흡착된 물질을 열분해 시켜 단층의 알루미늄막을 얻을 수 있으며, 위 과정을 반복함으로써 원하는 두께의 알루미늄 막을 얻을 수 있다. 산화알루미늄막을 얻기 위해서는 얻어진 알루미늄 막을 산화하기 위하여 산소함유기체를 도입하고 위에서와 마찬가지로 열에너지 공급원을 통해 열에너지를 공급함으로써 산화알루미늄 막을 얻을 수 있다. 본 기술은 고순도의 높은 전기저항 및 빛에 대한 높은 투명도를 갖는 산화알루미늄 막을 증착시킬 수 있고 자연발화성이 아니며, 쉽게 증발하고 비휘발성 잔류물을 남기지 않으며, 염소와 탄소 오염의 위험이 적은 알루미늄의 화학적 원료로부터 산화알루미늄을 증착하는 것이 가능하다. 본 기술은 플라즈마 에너지를 도입함으로써 반응기의 온도를 낮추는 것이 가능하며, 막의 두께제어 특성과 막의 균일성이 우수한 산화알루미늄을 증착하는 것이 가능하다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 유리와 실리콘 기판의 저온 직접접합 방법에 관한 것으로써, 특히 웨이퍼 세척과 저온 열처리를 이용한 유리와 단결정 실리콘 기판의 저온 직접접합방법에 관한 것이다. 본 기술은 유리와 실리콘의 품질을 저하시키지 않고 접합 할 수 있는 방법을 제시함으로써 고품질의 각종 기판을 제작할 수 있다. 고품질, 그리고 공정 효율을 높이는 기술로써 여러 이종 재료의 접합에 응용할 수 있고, SOI를 기반한 ULSI 소자, Display에서의 FPD 응용, 그리고 MEMS 개발과 같은 여러 영역에 폭넓게 활용될 수 있다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 멤즈 소자의 밀봉 패키지 방법에 관한 것으로서, 특히 유리와 실리콘 기판의 저온 직접접합방법을 이용한 멤즈 소자의 가역적 밀봉 패키지 방법에 관한 것이다. 본 기술은 유리와 실리콘 기판의 저온 직접접합방법을 이용한 멤즈소자의 가역적 밀봉 패키지 방법에 관한 것으로서 멤즈소자의 제조방법중에서 1차 세정, 2차 세정한 후 유리와 실리콘 기판을 상온 대기중에서 직접 접합하여 400℃에서 열처리하여 접합할 뿐만 아니라 300℃ 이상의 온도에서 열처리하여 실리콘 상부에 접합된 유리 기판을 가역적으로 분리할 수 있는 방법을 제공함으로써, MEMS 분야에 있어서 종래의 양극접합을 이용한 밀봉 패키지를 대체할 수 있을 뿐만 아니라 표면 보호용 접합 기술등의 새로운 공정 기술로 유용하게 사용될 수 있다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 나노 튜브를 이용하여 커패시터의 전극 구조물을 형성함으로써, 수십 기가급 이상의 DRAM 소자에서 요구되는 단위 셀당 커패시턴스를 충분히 확보할 수 있는 커패시터 및 그 제조방법과, 이를 이용하여 수십 기가 이상의 저장 용량을 가지는 메모리용 I41 및 그 제조방법에 관한 것이다. 본 기술은 도전성 나노 튜브를 이용한 커패시터를 DRAM 소자와 같은 메모리 소자에 적용함으로써, 커패시터 제조 공정에 관련된 제반 문제를 획기적으로 개선할 수 있으며, 수십 기가급 이상의 저장 용량이 요구되는 메모리 소자의 경우에 충분히 채용가능 하다. 사진 식각 공정을 통하지 않고 미세한 구조의 나노 튜브들을 포함하는 커패시터를 형성할 수 있기 때문에 제조 원가를 절감할 수 있을 뿐만 아니라 공정 수율을 크게 향상시킬 수 있다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
하부 결정방향 선택 식각을 이용하여 소자의 기생 캐패시턴스를 감소시키고 베이스-컬렉터 메탈을 에미터에 대해 자기정렬이 가능하게 증착 할 수 있다.파워특성과 초고주파 특성이 좋은 DHBT(Double Heterojunction Bipolar Transistor) 소자를 간단한 격자방향 선택적 습식 식각을 이용해 만들 수 있다.
- 보유기관
- 한국과학기술원
- 등록일
- 2004-12-10
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 발명은 적외선 흡수, 감지, 열적고립구조를 위한 지지층이 일체화된 적외선 흡수 구조를 갖는 비냉각형 적외선 감지소자에 대한 것이다. 비냉각형 적외선 감지소자의 특성을 향상시키기 위해서는 입사되는 적외선을 고효율로 흡수하는 적외선 흡수층이 필수적이다. 본 발명의 일체화된 흡수층을 갖는 적외선 감지소자는 흡수구조에 적외선 감지막, 감지막 보호층, 열적 고립구조를 위한 지지층, 유전체층 등이 포함된 구조를 갖는 것을 특징으로 한다. 이러한 특징으로 인해 기존의 금속/유전체/금속 구조의 흡수층보다 훨씬 작은 열질량으로 고효율의 적외선 흡수가 가능하며 air cavity λ/4 구조보다 공정상의 오류로 인해 생기는 floating 구조의 왜곡에 상관없이 고효율의 적외선 흡수가 가능하다.비냉각형 적외선 감지소자에 본 발명의 흡수층 구조를 적용함으로써 다음과 같은 효과를 얻을 수 있다. 첫째, 흡수층 구조에 적외선 감지막, 지지층, 보호막, 유전체막 등을 일체화 시킨 구조를 사용함으로써 전체 흡수층의 두께 및 열질량의 증가를 최소화시킬 수 있으며, 둘째, 기존에 λ/4 air cavity에서 floating 구조의 왜곡으로 인해 생기는 적외선 흡수율의 저하와 이로 인한 소자의 특성저하 문제가 생기지 않으며 셋째, 본 구조의 흡수층은 몸체 미세가공, 또는 표면미세 가공법 등 어떤 소자 제조방법에도 적용 가능하다는 장점이 있다. 또한 이러한 흡수층 및 흡수층 구조를 비냉각 적외선 감지소자에 이용함으로써 향상된 감지도(detectivity)를 갖는 비냉각형 적외선 감지소자의 제조가 가능하다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2005-04-22
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
*원리 및 구성교류형 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)의 셀 구조에 관한 것으로, 격벽 및 상하 방향으로 정렬된 기입 전극이 형성된 하판과, 수평 방향으로 정렬된 버스 전극 및 투명 전극이 형성된 상판의 결합에 의하여 형성되며, 격벽에 의하여 구획되는 다수의 셀을 가지는 교류형 플라즈마 디스플레이 패널에 적용될 수 있다. 즉, 각각의 셀은 상하의 돌출부와 좌우의 돌출부로 이루어져, 평면상에서 볼 때 십자형의 형상으로 형성되고, 상기 각각의 셀은 좌우 돌출부 끝단의 면을 인접한 셀과 공유하는 구조이다.*개발배경셀의 형태를 십자형으로 바꾸어줌으로서, 하나의 셀의 형광막 도포면적을 극대화 하고, 방전이 발생되는 상판전극 사이의 접면을 확장시키고, 셀의 종축과 횡축을 동시에 늘여 VGA급 해상도에서뿐만 아니라, XGA급 해상도에서도 고휘도 고효율 저구동전압 PDP를 구현하기 위한 셀 구조를 제공함에 있다.*중요성 및 독창성XGA급 해상도에서도 상판 전극간의 충분한 간격을 확보하여 양광주 영역을 이용한 고효율 방전을 얻어 고휘도 고효율 저구동전압 특성을 가지는 교류형 플라즈마 디스플레이 패널을 제공할 수 있다.*응용분야교류형 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)에서의 휘도와 발광효율 향상을 위한 셀 구조와 상부 전극 및 하부 전극의 구조로 활용 가능하다.*특징 및 장점-십자형의 셀 구조 를 이용하여, 하나의 셀의 측면과 기저면의 형광막 도포면적을 극대화하여 방전과정에서 발생되는 VUV를 가시광으로 효율적으로 변환시켜 휘도와 발광효율을 동시에 증가시키고, 방전이 발생되는 상판전극 사이의 접면을 확장시켜 충분한 벽전하의 축적과 원활한 방전의 생성을 이끌어 VGA급 PDP에서 뿐만 아니라 XGA급에서도 저전압 구동을 가능하게 한다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-01-26
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
부도체 플라스틱 용기에 이온을 주입하여 필요한 크기의 전도성을 발생시키는 신기술을세계에서 최초로 개발하여 한국, 미국, 일본, 싱가폴 등 4개국의 특허를 획득하였으며,기존의 카본합성의 IC Tray 문제점(원재료인 탄소가루에 의한 분진발생으로 반도체 칩에악영향을 주고, 10의 7승이상의 전도성 부여가 불가능하며, 항공운송비 부담이 탄소성분에서 오는 무게로 물류비 부담이 크고, 폐기물 양산으로 친환경시대에 역행함.)을 대체할 수 있는 획기적인 환경친화적인 청정기술의 혁신적인 제품임.또한, 반도체 패키지 작업을 위한 이송용기와 반도체 제조 공정중 전기적, 물리적 특성검사를 위한 이송용기로도 사용이 가능함.카본을 혼합하여 제조하는 기존의 공법은 제품상의 여러가지 취약점을 안고있어, 성능개선의 고품질이 요구되고 있음에도 해당 신기술이 없어 수요자와 공급자 모두 고민하고 있는 상황에서 당사 제품은 재질의 물리적 특성(밀도,크기,형상)에 변화를 일으키지 않고 부도체인 플라스틱에 이온을 주입, 전도성이 생성되는 이온빔 신기술을 적용하여 환경친화적인 신제품을 생산할 수 있는 기술임.기존제품과는 판이하게 다른 차별성이 강한 고품질의 환경친화적인 신제품인
- 등록일
- 2006-03-16
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
* 원리 및 구성 본 기술은 인듐주석산화막 표면 개질을 이용한 박막 광전지 및 그 제조방법에 관한 것으로 유리 기판 상에 인듐주석산화막을 바르고 인듐주석산화막를 이온조사로 표면 처리하여 표면 개질층을 바른다. 표면 개질층에 황화카드뮴을 바르고 n형 반도체인 황화카드뮴에 카드뮴텔루라이드를 발라 이 유리 기판을 염화카드뮴 용액에 침적한 후 열처리 한다. 이 열처리된 카드뮴텔루라이드에 브롬-메타올로 식각한 후 후면전극을 형성하여 박막 광전지를 만든다. * 개발 배경 광전지는 반도체의 p-n 접합의 특성을 이용하여 태양의 빛에너지를 전기에너지로 변환시키는 장치로 지상용 광전지는 주로 박막형이 사용되고 있다. 태양전지의 직렬 저항을 줄이기 위해 전면전극으로 인듐주석산화막을 사용하는데 최근 화학용액증착법으로 형성한 황화카드뮴과 전면전극 인듐주석산화막간의 접합에 관한 연구가 활발히 전개되고 있다.* 중요성 및 독창성 본 기술에 의한 박막 광전지는 병렬 저항을 줄여서 광전지 효율을 크게 향상시키는 데 효과가 있어 반도체 산업에 매우 유용하게 쓰일 것이다.* 적용제품 및 경쟁제품 본 기술은 전면전극인 인듐주석산화막의 표면을 이온조사를 통하여 표면처리하여 표면개질층을 만들어 n형 반도체층인 황화카드뮴과의 접합을 높이고 표면개질을 통하여 표면에너지를 높이고 접촉각을 줄여 인듐주석산화막과 황화카드뮴의 접합성을 높였다. 이로 n형 반도체의 광투과도와 표면평탄도 및 미세 조직의 치밀성을 향상시킬 수 있는 인듐주석산화막 표면 개질을 이용한 박막 광전지를 만들었다.* 주요 적용 제품- 반도체* 특징 및 장점- 균일 핵생성 및 성장한 입자를 현저히 감소시켜서 황화카드뮴의 광투과도를 향상시킨다.- 막을 치밀하게 형성하고 카드뮴/황의 비가 1:1로 되어, 열처리로 인한 금속성 카드뮴 입자의 형성을 줄일 수 있다.- 병렬 저항을 줄여서 광전지 효율을 크게 향상시킬 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
반도체 재료에서의 큰 발명의 효과로 다가오고 있는 전극구조와 그 제조방법에 대한 기술로서 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조 및 제조방법에 관한 것으로 단결정 실리콘 기판에 산화막(SiO2)을 성장시키는 단계와, 불필요한 실리콘 기판을 제거하기 위해 벌크 마이크로머시닝 기술을 이용한 이방성 식각을 실시하는 단계와, 산화막 식각 및 인(P) 이온 주입 단계와, 포토레지스터를 스핀 코팅하고 산화막 식각하는 단계와, 보론(B) 이온 주입 단계와, 포토레지스터를 제거하고 활성화하는 단계와, 티타늄(Ti)과 백금(Pt)을 증착하고 리프트 공정을 이용한 패터닝 및 어닐링을 수행하는 단계와, 알루미늄을 증착하고 어닐링하는 단계와, 산화막 식각 후 양극산화반응하는 단계로 이루어지므로써 정공과 전자를 다공질 실리콘 다이어프램에 동시에 주입할 수 있는 수평 구조의 애노드와 캐소드를 형성 기술과 그 제조 방법을 제공하여 다공질 실리콘을 이용한 발광소자와 광센서와 습도 센서 등의 센서 소자를 제작할 수 있는 뛰어난 효과가 있다. 중앙 저면부에 요홈을 형성하고 상기 요홈의 상면에 다공질 실리콘층이 형성된 실리콘 기판과 상기 다공질 실리콘층이 형성된 부분과, 요홈의 좌우 실리콘 기판 상하에 도포되어 적층된 산화막층과 상기 실리콘 기판 하부에 도포된 산화막층에 걸쳐 상기 실리콘 기판의 요홈부 저면까지 오믹접촉되는 알루미늄층과 상기 상측 산화막층에 티타늄/배금 재질로 부착되어 적층되는 금속층과 상기 다공질 실리콘층에 일정 간격을 두고 같은 선상에 매립시킨 N+, P+ 전극 상부에 티타늄/백금 재질의 금속을 부착한 캐소드, 에노드 전극 단자(2, 3)로 구성된 것을 특징으로 하는 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조로서 앞으로의 반도체 재료에서 큰 호응을 얻을 수 있을 것으로 예상된다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 발명은 산화아연(ZNO)계 P-N 이종접합(HETEROJUNCTION) 구조체, 이의 제법 및 이를 이용한 소자에 관한 것으로서, 본 발명에 따라 P-타입 반도체 박막 위에 N-타입 산화아연계 나노막대를 유기금속 화학증착법(METAL ORGANIC CHEMICAL DEPOSITION, MOCVD)에 의해 수직 방향으로 성장시켜 제조된 P-N 이종접합 구조체는, 발광 다이오드와 같은 반도체 발광소자, 트랜지스터, 광검출 소자, 감지소자 등과 같은 나노 소자 및 이들의 어레이(ARRAY)를 구현하는데 유리하게 이용될 수 있다본 발명의 목적은 상온 및 고온에서 효율이 좋은,새로운 형태의 반도체 발광소자 등에 이용될 수 있는,p-타입 반도체와 n-타입 산화아연계 나노막대의 p-n 이종접합 구조체를 제공하는 것이다.p-타입 반도체 박막 위에 n-타입 산화아연(ZnO)계 나노막대를 유기금속 화학증착법에 의해 수직방향으로 성장시켜 제조된,산화아연계 p-n 이종접합 구조체를 제공한다.또한,본 발명에서는 상기 산화아연계 p-n 이종접합 구조체의 제조방법,및 이를 이용하여 제조된 소자를 제공한다.본 발명은 p-타입 반도체 박막 위에 금속 촉매를 사용하지 않는 유기금속 화학증착법에 의해 n-타입 산화아연계 나노막대를 수직방향으로 성장시킨 p-n 이종접합 구조체를 제공함을 특징으로 한다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-06-12
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
*원리 및 구성 1) 솔(sol) 코팅법을 이용한 란탄 함유 티탄산 비스무스 박막(얇은 막)의 형성방법에 관한 것이다. 2) 란탄, 비스무스 및 티탄을 각각 함유하는 유기 또는 무기 염들을 용제에 용해시켜 Bi:La:Ti가 3.33 내지 3.9 : 0.55 내지 1.05 : 3 범위의 분자수의 비로 혼합된 솔(sol)을 형성한다. 3) 이 솔을 기재 상에 코팅한 후 건조 및 열처리 산화시켜 균일한 결정 성장방향에 따른 균일한 강유전 특성과 피로현상에 대한 내구성이 우수한 Bi4-xLaxTi3O12 (x=0.55 ∼ 1.05) 박막을 경제적으로 대량 생산할 수 있다.*특징 및 장점1) 균일한 강유전성 및 피로현상에 대한 내구성을 갖춘 La 함유 티탄산 비스무스(BLT,Bi 4-x La x Ti 3 O12 ,x=0.55 내지 1.05)박막을 경제적으로 대량 제조할 수 있는 방법을 제공한다.2) 장기간의 스위칭에도 피로 현상이 나타나지 않고 높은 잔류분극값을 보이는 강유전 박막으로서, 타겟 제작을 위한 원료 물질의 성형 및 소성 공정이 필요 없어 원료 비용이 적다.3) 박막 조성을 화학양론적으로 제어하는 것이 용이하다.4) 박막의 결정성장방향을 균일하게 유지하여 품질 변폭에 따른 불량을 억제할 수 있다.5) 200 ℃ 이하의 비교적 저온인 기초 용해 장비만을 필요로 한다.6) 고진공이 필요없고, 대면적 코팅이 용이하여, 란탄 함유 티탄산 비스무스 박막의 대량 생산에 경제적이고 효과적이다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
각 메모리 셀에 강유전 반도체 물질로 형성된 강유전 반도체 패턴을 포함되어 있는 비휘발성 반도체 메모리 소자 및 그반도체 메모리 소자에 데이터를 기입하거나 기입된 데이터를 판독하는 방법에 개시한다. 본 기술의 일 실시예에 따른 비휘발성 반도체 메모리 소자는 기판, 기판에 또는 기판 상에 형성되어 있는 다수의 제1 도전성 라인, 제1 도전성 라인과 이격되어서 기판 상에 또는 기판에 형성되어 있으며, 다수의 제1 도전성 라인 각각과 교차하여 다수의 교차부(intersection region)를 형성하는 다수의 제2 도전성 라인 및 기판 상에 형성되어 있는 다수의 메모리 셀을 포함한다. 그리고, 상기한 다수의 메모리 셀 각각은 다수의 제1 도전성 라인 중의 하나와 다수의 제2 도전성 라인 중의 하나 사이에 개재되어 상기한 교차부에 형성되어 있는 강유전 반도체 패턴을 포함한다.FRAM은 강유전체의 안정적인 이중 분극 상태(double stable polarization state)를 이용하는 비휘발성 반도체 메모리 소자이다. 현재 알려진 FRAM의 단위 메모리 셀의 구조는 여러 가지가 있다. 예컨대, DRAM에 사용되는 유전체를 강유전체로 대체한 1T(transistor)/1C(Capacitor) 구조의 단위 메모리 셀을 가지는 FRAM, 1T/1C 구조의 강유전체 메모리 셀과 더미 메모리 셀을 비교하여 데이터를 판독할 수 있도록 하는 2T/2C 구조의 단위 메모리 셀을 가지는 FRAM 또는 트랜지스터의 게이트 전극 구조물의 일부로서 강유전체막을 사용하는 1T 구조의 단위 메모리 셀을 가지는 FRAM 등이있다. 강유전체막을 형성하는 물질로서는 PZT, SLT 또는 BLT 등이 있는데, 이러한 강유전 물질들은 본질적으로 유전 물질이기 때문에, 강유전체막에는 캐리어에 의한 도전 효과는 발생하지 않는다. PZT, SLT, BLT 등의 강유전체와 유사한 안정적인 이중 분극 상태를 보이지만, 한편으로는 반도체로서의 특성을 보이는물질이 있다. CdZnTe, ZnCdS, CdMnTe, CdMnS, ZnCdSe 또는 CdMnSe 등과 같은 강유전 반도체 물질이 바로 그것이다. D. J. Fu와 본 출원의 기술자인 J.C.Lee 등에 의하여 발표된 논문 "Study of ferroelectricity and current-voltage characteristics of CdZnTe"(APPLIED PHYSICS LETTERS, Vol. 81, No. 27, 30 December 2002)에는 CdZnTe의 디스플레이스먼트-전기장 히스테리시스 루프(Displacement vs. Electric field hysteresis loop) 및 전류-전압 특성(current-voltage characteristics)이 개시되어 있다. 상기 논문은 참조에 의하여 본 명세서에 완전히 결합한다. 상기 논문을 참조하면, CdZnTe 등과 같은 강유전 반도체 물질은 강유전체 물질로서의 특징뿐만이 아니라 반도체 물질로서의 특성을 동시에 보여주는 것을 알 수 있다.* 기술의 효과- 비휘발성일 뿐만이 아니라 집적도의 향상에 적합한 비휘발성 반도체 메모리 소자의 메모리 셀을 제공- 비휘발성일 뿐만이 아니라 집적도의 향상에 적합한 메모리 셀을 포함하는 비휘발성 반도체 메모리 소자에 데이터를 기입/소거하거나 판독하는 방법을 제공
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-12
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
* 배경다중 준위 플래시 메모리 소자는 단일 준위 플래시 메모리 소자보다 비교하여 단위 셀당 저장 능력이 우수하다. 그러나 다중 준위 플래시 메모리는 동작 전압이 높고, 쓰기/지우기 속도가 느리다. * 원리 및 구성본 발명에서 제시한 이중 플로팅게이트를 가진 다중 준위 플래시 메모리 셀은 기존의 다중 준위 플래시 메모리 셀 보다 동작 전압을 낮추고, 쓰기/지우기 속도를 향상 시켰다. 본 발명의 목적은 프로그램 속도를 향상 시키면서 동시에 동작 전압도 낮출 수 있는 이중 플로팅 게이트를 가진 플래시 메모리 소자 및 그 제조 방법을 제시하는데 있다. 본 발명의 다른 목적은 단위 면적당 저장 용량을 크게 할 수 있는 이중 플로팅 게이트를 가진 플래시 메모리 소자 및 그 제조 방법을 제시하는데 있다.* 특징 및 장점본 발명에 따른 이중 플로팅 게이트를 가진 플래시 메모리 소자 및 그 제조 방법은 낮은 전압에서 동작한다. 본 발명에 따른 이중 플로팅 게이트를 가진 플래시 메모리 소자 및 그 제조 방법은 빠른 쓰기/지우기를 할 수 있다. 본 발명에 따른 이중 플로팅 게이트를 가진 플래시 메모리 소자 및 그 제조 방법은 단위 면적당 저장 용량을 크게 할 수 있다. 다중 준위 플래시 메모리 소자를 사용함에 있어서 이중 플로팅 게이트 구조를 제시한다. 동작 전압을 낮추고, 쓰기 /지우기 속도를 향상시킬 수 있다.* 적용응용분야 및 시장성 - 차세대 다중 준위 플래시 메모리 셀 제작에 적용 가능. - 국내외 시장성은 수천만 불이 예상됨.
- 보유기관
- 한양대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 발명은 p-n 접합 다이오드를 패터닝하여 두 개의 다이오드를 형성시킨 두 개의 칩을 접합함으로써, 반도체 공정을 통해 브리지 다이오드를 회로기판 상에 집적할 수 있는 브리지 다이오드 및 그 제조 방법을 제공하는 것으로, 제 1 p형 반도체 기판을 공통단자로 하는 제 1 및 제 2 p-n 접합 다이오드를 형성하고, 제 1 n형 반도체 기판을 공통단자로 하는 제 3 및 제 4 p-n 접합 다이오드를 형성하는 제 1 단계; 제 1 및 제 2 p-n 접합 다이오드 상에 제 1 및 제 2 리드 프레임을 각각 접합시키고, 제 1 p형 반도체 기판의 일정 부위에 제 3 리드 프레임을 접합시키며, 제 3 및 제 4 p-n 접합 다이오드의 공통단자인 제 1 n형 반도체 기판의 일정 부위에 제 4 리드 프레임을 접합시키는 제 2 단계; 제 1 및 제 2 p-n 접합 다이오드를 이루는 제 2 및 제 3 n형 반도체 기판 사이에 노출된 제 1 p형 반도체 기판을 완전히 덮도록 제 1 절연막을 도포하며, 제 3 및 제 4 p-n 접합 다이오드를 이루는 제 2 및 제 3 p형 반도체 기판 사이에 노출된 제 1 n형 반도체 기판을 완전히 덮도록 제 2 절연막을 도포하는 제 3 단계; 및 제 1 절연막이 도포된 제 1 및 제 2 p-n 접합 다이오드에 부착된 제 1 및 제 2 리드 프레임과 제 3 및 제 4 p-n 접합 다이오드의 제 2 및 제 3 p형 반도체 기판들을 각각 전도성 물질로 접합시켜 브리지 다이오드를 형성하는 제 4 단계를 포함한다.반도체 공정 상에서 브리지 다이오드를 제조하는 방법에 있어서, 제 1 P형 반도체 기판을 공통단자로 하는 제 1 및 제 2 P-N 접합 다이오드를 형성하고, 제 1 N형 반도체 기판을 공통단자로 하는 제 3 및 제 4 P-N 접합 다이오드를 형성하는 제 1 단계; 상기 제 1 및 제 2 P-N 접합 다이오드 상에 제 1 및 제 2 리드 프레임을 각각 접합시키고, 상기 제 1 및 제 2 P-N 접합 다이오드의 공통단자인 상기 제 1 P형 반도체 기판의 일정 부위에 제 3 리드 프레임을 접합시키며, 상기 제 3 및 제 4 P-N 접합 다이오드의 공통단자인 상기 제 1 N형 반도체 기판의 일정 부위에 제 4 리드 프레임을 접합시키는 제 2 단계; 상기 제 1 및 제 2 P-N 접합 다이오드를 이루는 제 2 및 제 3 N형 반도체 기판 사이에 노출된 상기 제 1 P형 반도체 기판을 완전히 덮도록 제 1 절연막을 도포하며, 상기 제 3 및 제 4 P-N 접합 다이오드를 이루는 제 2 및 제 3 P형 반도체 기판 사이에 노출된 상기 제 1 N형 반도체 기판을 완전히 덮도록 제 2 절연막을 도포하는 제 3 단계; 및 상기 제 1 절연막이 도포된 상기 제 1 및 제 2 P-N 접합 다이오드에 부착된 상기 제 1 및 제 2 리드 프레임과 상기 제 3 및 제 4 P-N 접합 다이오드의 상기 제 2 및 제 3 P형 반도체 기판들을 각각 전도성 물질로 접합시켜 브리지 다이오드를 형성하는 제 4 단계 를 포함하는 브리지 다이오드 제조 방법.
- 보유기관
- 경기기술이전센터
- 등록일
- 2006-06-12
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
소정의 내전압을 갖는 다수의 접합형 다이오드칩(10)이 각각 납편(12)을 매개로 반복되어 다수층 접합되어 있고 그 양단에 또다른 납편(12)을 매개로 다이오드의 애노드전극과 캐소드전극을 이루는 리드전극(14)(16)이 각각 접합되어 있으며, 상기 다수층의 다이오드칩(10)이 에폭시수지(18)로 밀봉되어 이루어진 다층 접합 다이오드. 본 발명은 다수의 다이오드칩을 직렬로 적층배열하여 일체로 접합시킴으로써 텔레비젼이나 VCR, 컴퓨터등의 고전압 정류회로에서도 사용이 가능하고 다이오드의 설치면적을 최소화시켜 적용제품의 부피를 최소화 할 수 있도록 된 다층 접합 다이오드와 그 제조방법에 관한 것이다.종래에는 고압의 교류전원을 정류하기 위해 다수의 저전압 정류 다이오드를 직렬로 연결시켜 사용하여야 했기 때문에 부품수의 증가에 따라 회로구성이 복잡해지고 배치면적의 증가에 따라 제품크기가 커지는 등의 문제점이 있었다. 본 발명은 소정의 내전압을 갖는 다수의 접합형 다이오드칩(10)이 각각 납편(12)을 매개로 반복되어 다수층 접합되어 있고 그 양단에 또다른 납편(12)을 매개로 다이오드의 애노드전극과 캐소드전극을 이루는 리드전극(14)(16)이 각각 접합되어 있으며, 상기 다수층의 다이오드칩(10)이 에폭시수지(18)로 밀봉되어 이루어져 적정한 구동전압을 발생시키기 위한 회로의 설치면적을 최소화하고 제조비용을 낮춰 성능을 극대화 할 수 있도록 된 발명임.
- 보유기관
- 경기기술이전센터
- 등록일
- 2006-06-12
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
본 기술은 상온에서 투명한 강자성 반도체, 그 제조방법 및 상기 강자성 반도체를 박막으로 형성하는 방법에 관한 것으로서, 보다 상세하기로는 상온에서 투명하고 전기적으로 반도체 특성을 갖고 있는 ZnO계 강자성 반도체와, 이 반도체를 제조하는 방법에 관한 것이다.본 기술에 따른 화합물은 ZnO 계열의 상온 투명 강자성 반도체로서,큐리에(Curie) 온도가 500K 이상이며, 전자띠 간격이 넓어 광학적으로 투명하거나 또는 엷은 색깔을 나타낼 수 있는 물질로서, 제조단가가 저렴하고, 환경친화적인 물질이다.이러한 특성을 갖는 ZnO 계열의 상온 투명 강자성 반도체는 스핀트로닉스의 반도체로서 응용가능하며, 투명 자석으로서 자기광학적 전류 또는 자기장의 센서로 사용될 수 있을 뿐만 아니라, 자기광학적 편광의 각도 센서 및 광학적 모듈레이터로서도 활용될 수 있다.본 발명은 ZnO를 기초로 하고 소량의 전이금속을 도핑함으로써 반도체의 성질을 유지하며 큐리에(Curie) 온도가 500K를 넘는 강자성이며 광학적으로 투명하고 또한 엷은 색깔을 조절할 수 있는 신소재이다.1)ZnO를 기초로 하는 것은 경제적으로 저렴하고, 환경친화적이며, 나소소재에서부터 박막, 웨이퍼, 덩치시료 등 그 사용처가 다양하며2)상온에서 강자성이며 반도체인 것을 정보처리의 최대화, 최고속화를 요구하는 미래의 과학기술을 만족하기 위해 필요한 전자의 스핀의 기능을 촘가한 소자의 개발에 이용될 수 있으며3)투명한 자석으로서 자기광학적 전류 또는 자기장의 센서로 사용되어질 수 있으며4)자기광학적 편광의 각도센서 및 광학적 모듈레이터로 그 활용가치가 높다.5)뿐만 아니라 투명한 또는 색깔을 띠는 자석은 칼라레이저 프린터에서부터 자성페인트에까지에 이르기까지 매우 다양한 응용성이 있다.따라서 본 기술은 상기 열거한 우수성으로 미래의 참단기술인 스핀트로닉스의 응용은 물론 투명한 자석을 제공해 줌으로써 새로운 다양한 영역에 응용될 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-06-12
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
*원리 및 구성본 발명은 질소와 같은 전자 주개 원자로 기능화된 아미노테트라올 화합물 및 이의 제조 방법에 관한 것으로서, 더욱 구체적으로 단일과 이종 금속의 금속 또는 금속 산화물을 제조하기 위한 선구 물질인 금속 착화합물의 원료로서 알콕사이트 라간드인 아미노테트라올 화합물을 수용액 중에서 고수율 및 저비용으로 쉽게 제조하는 방법에 관한 것이다.*배경 - 박막 제조 기술로는 금속 유기물 화학 증착법(metal organic chemical vapor deposition, MOCVD)이 다양한 산화물 박막을 제조하는데 가장 널리 이용되고 있다. MOCVD 공정은 장치가 비교적 간단하고, 코팅이 균일하게 이루어지며 성분 조절이 용이하여 대면적 박막 제조에 적합하다.MOCVD공정을 이용하는 박막 제조 공정에서는 사용되는 선구 물질의 개발이 매우 중요하고 필수적이다. MOCVD용 선구 물질은 낮은 온도에서 증기압이 충분히 높아야하고, 기화시키기 위해 가열하는 동안 분해되지 않을 만큼 열적으로 충분히 안정해야 하는 한편, 높은 온도에서 유기 물질 등의 분해 없이 신속히 분해되는 특성이 있어야 한다. 또한 취급과 저장이 용이해야 하고, 인체에 유해하지 않아야 하며 합성법이 간단하고 원재료의 단가가 낮아야 하는 부수적인 조건도 필요하다. - 금속 또는 금속 산화물 박막을 제조하기 위하여 MOCVD용 선구물질로 사용되는 금속 착화합물로는 할로겐화 금속, 금속 질산염, 금속 알콕사이드, 금소 ℬ-디케토네이트 화합물 등이 있다. 이들 선구 물질은 리간드에 따라 장단점을 갖는데, 예를 알콕사이드 리간드는 그 형태에 따라 단핵성, 휘발성, 용해도, 염기도, 가수 분해 반응에 대한 안정성 등에 영향을 준다.1)금속과 결합하여 착화합물의 배위 자리를 만족시키고 안정화시킬 수 질소와 같은 전자 주개 원자로 기능화된 알콕사이드 리간드인 알킬아미노테트라올을 설계하고 합성함.2)반응을 수용액에서 실시하고 마무리 단계가 간단하며 수율이 매우 높기 때문에 경제적이고 환경친화적임.3)본 발명에 의한 리간드를 사용하여 제조된 금속 착화합물은 열적으로 안정하여 금속 또는 금속 산화물 제조용 선구 물질로 활용 가능함.4)금속 또는 금속 산화물 형태를 포함하는 촉매, 무기 재료, 금속 박막, 금속 나노 입자, 금속을 포함하는 복합재용 리간드로 이용 가능함.
- 보유기관
- 한국화학연구원
- 등록일
- 2006-11-08
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
*원리 및 구성본 발명은 삼차 아민을 포함하는 디올 화합물 및 이의 제조 방법에 관한 것으로서, 더욱 구체적으로 금속 또는 금속 산화물을 제조하기 위한 선구 물질인 금속 착화합물의 원료로서 알콕사이드 리간드인 아민디올 화합물을 수용액 중에서 고수율 및 저비용으로 쉽게 제조하는 방법에 관한 것이다.*배경 - 박막 제조 기술로는 금속 유기물 화학 증착법(metal organic chemical vapor deposition, MOCVD)이 다양한 산화물 박막을 제조하는데 가장 널리 이용되고 있다. MOCVD 공정은 장치가 비교적 간단하고, 코팅이 균일하게 이루어지며 성분 조절이 용이하여 대면적 박막 제조에 적합하다.MOCVD공정을 이용하는 박막 제조 공정에서는 사용되는 선구 물질의 개발이 매우 중요하고 필수적이다. MOCVD용 선구 물질은 낮은 온도에서 증기압이 충분히 높아야하고, 기화시키기 위해 가열하는 동안 분해되지 않을 만큼 열적으로 충분히 안정해야 하는 한편, 높은 온도에서 유기 물질 등의 분해 없이 신속히 분해되는 특성이 있어야 한다. 또한 취급과 저장이 용이해야 하고, 인체에 유해하지 않아야 하며 합성법이 간단하고 원재료의 단가가 낮아야 하는 부수적인 조건도 필요하다. - 금속 또는 금속 산화물 박막을 제조하기 위하여 MOCVD용 선구물질로 사용되는 금속 착화합물로는 할로겐화 금속, 금속 질산염, 금속 알콕사이드, 금소 ℬ-디케토네이트 화합물 등이 있다. 이들 선구 물질은 리간드에 따라 장단점을 갖는데, 예를 알콕사이드 리간드는 그 형태에 따라 단핵성, 휘발성, 용해도, 염기도, 가수 분해 반응에 대한 안정성 등에 영향을 준다.1)금속과 결합하여 착화합물의 배위 자리를 만족시키고 안정화하는 삼차 아민을 포함하는 디올계 리간드를 설계하고 합성함.2)반응이 수용액에서 이루어지고 마무리 단계가 간단하며 수율이 매우 높기 때문에 경제적이고 환경 친화적임.3)본 발명에 리간드를 사용하여 제조하는 금속 착화합물은 휘발성이 뛰어나고 열적으로 안정하여 금속 또는 금속 산화물 박막 제조용 선구 물질로 활용할 수 있음.4)금속 또는 금속 산화물 형태를 포함하는 무기 재료, 금속 박막, 금속 나노 입자, 금속을 포함하는 복합재용 리간드로 이용할 수 있음.
- 보유기관
- 한국화학연구원
- 등록일
- 2006-11-08
상세보기
일반기술
전기·전자 > 반도체 재료 (B63)
*원리 및 구성본 발명은 신규한 인듐 3가지 알콕사이드 화합물에 관한 것으로서, 보다 상세하게는 인듐을 포함하는 물질을 제조하는데 선구 물질로서 유용한 인듐 아미노 알콕사이드 화합물 및 그 제조 방법에 관한 것이다.*배경인듐은 전기 도금을 통한 인듐 코팅분야에 있어 마모에 대한 저항력이 뛰어난 점과 알루미늄 전선에 접촉 시 저항이 낮다는 특성 때문에 유용하게 활용되고 있으며 유럽 지역에 있어 나트륨 가스램프(sodium vapor lamp)의 내부 코팅 재료로 산화 인듐이 이용되기도 한다. 또한 산화 인듐과 산화 주석-인듐 필름은 유리나 세라믹의 전도성을 띤 코팅 재료와 전자 발광 패널에도 이용된다.또한 산화 인듐은 열 전연체로서 이용될 수 있고 태양 전지나 반도체 산업에도 응용될 수 있다.또한 광전극 물질, 액정 표시 장치, 광기전 장치 등에도 이용 가능하다.1)종래에 알려진 인듐 3가 화합물은 충분하지 못한 휘발성, 외부로부터 산소의 공급, 제조된 막에 생기는 탄소 및 염소의 오염 등의 문제점을 가지고 있다. 따라서, 높은 휘발성을 갖고 있어 산화 인듐 박막 제조에 사용될 수 있는 선구 물질로서 인듐 3가 화합물의 개발은 그 의미가 상당히 크다고 할 수 있다.2)인듐과 할로겐 원자의 직접 결합을 가지지 않는 신규의 인듐 선구물질의 합성.3)휘발성이 뛰어나고 열적으로 안정한 신규의 인듐 선구 물질의 합성4)낮은 온도에서 순수한 산화 인듐 제조 가능.5)불소나 염소를 포함하지않는 인듐 아미노 알콕사이드 화합물6)코팅 재료, 전자 발광 패널, 열 절열체, 태양 전지, 반도체 산업, 광전극 물질, 액정 표시 장치, 광기전 장치 등에 이용 가능.
- 보유기관
- 한국화학연구원
- 등록일
- 2006-11-08
상세보기