일반기술
전기·전자 > 화합물반도체 (B63)
*원리 및 구성본 기술에 따라 이산화규소 나노 입자와 이산화세륨 전구체를 제조하여 RF 플라즈마를 처리하다. 이산화세륨이 박막 증착된 이산화규소 입자를 합성한 다음 SEM 이미지를 찍어 RF 플라즈마에 의한 이산화세륨 박막 증착을 확인한 다음 이산화세륨 박막 증착 전/후 pH에 따른 제타 포텐셜을 한다. 이 과정을 통해 이산화규소 입자가 원래의 표면 특성을 잃고 이산화세륨의 표면 화학적 특성을 얻게 된 것을 확인할 수 있다.*개발배경다마신 공정과 같이 최근에 대두되고 있는 선택적 연마공정은 기존의 사용되던 연마입자인 이산화규소와 비교했을 때, 적은 입자농도로 높은 선택도를 얻을 수 있으므로 많은 연구가 진행 중에 있지만, 이산화세륨 입자간 응집되기 쉬운 표면 특성을 가지고 있고 입자의 비중이 커서 쉽게 침전이 발생하며 1차 입자의 결정이 각진 구조를 가지고 있으므로 공정상에 많은 어려움이 있다.*중요성 및 독창성본 기술은 RF 플라즈마를 이용하여 이산화규소 나노 입자상에 이산화세륨을 박막 증착, 즉 코팅시키는 방법과 관련된 기술로, RF 플라즈마를 이용하여 이산화세륨이 코팅된 이산화규소 입자를 합성하고 RF 플라즈마에 의한 이산화세륨 박막 증착을 확인하게 된다. 이와 같이 RF 플라즈마를 이용하여 이산화규소의 물리적 특성과 이산화세륨의 화학적 표면 특성을 함께 활용할 수 있는 CMP용 연마입자가 개발되었으며, 개발된 연마입자를 이용하면 매우 정밀한 수준의 연마공정이 이뤄질 수 있다.*적용제품이산화규소나 이산화세륨 각각의 연마입자를 사용했던 기존의 연마공정의 단점을 보완할 수 있는 본 기술의 방식에 따라 형성된 CMP용 연마입자는 이산화규소의 물리적 특성과 이산화세륨의 화학적 표면 특성을 함께 활용할 수 있다. 이러한 박막 증착 기술이나 CMP용 연마입자는 정밀한 가공이 가능하기 때문에 반도체 산업의 각종 가공 기기에 활용될 수 있을 것으로 예상된다.*특징 및 장점- RF플라즈마를 이용하여 이산화규소 나노 입자상에 이산화세륨을 얇게 코팅한다.- 이산화규소 입자는 원래의 표면 특성을 잃게 된다.- 이산화규소의 물리적 특성과 이산화세륨의 화학적 표면 특성을 가지는 CMP용 연마입자를 얻을 수 있다.- 초정밀의 연마공정이 이뤄질 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명은 질화물계 발광다이오드의 P형 전극에 관한 것으로써, 특히 플립칩구조에서 접촉 저항을 감소시키고, 반사율을 향상시킬 수 있는 P형 전극에 관한 것이다. 본 발명에 따른 질화물계 반도체 발광소자의 P형 전극은 접촉저항을 낮추는 전극층과, AG의 확산을 방지하는 확산방지층, 그리고, 반사층(AG)이 순차적으로 적층된 구조를 갖는 것을 특징으로 한다.본 발명의 목적은 접촉저항을 낮추고 반사율을 향상시킬 수 있는 질화물계 반도체 발광소자의 p형 전극을 제공함에 있다.상기 목적을 달성하기 위한 본 발명에 따른 질화물계 반도체 발광소자의 p형 전극은 기판 상에 전극층,확산 방지막층,그리고,반사막층이 순차적으로 적층된 구조를 갖는 다층인 것을 특징으로 한다.일반적인 질화물계 반도체 발광소자는 사파이어 등을 사용한 기판 상에 버퍼층,n형 GaN층,활성층,그리고,p형 GaN층이 순차적으로 적층되어 형성되고,상기 p형 GaN층과 활성층의 일부가 패터닝되어 소정부분 노출된 상기 n형 GaN층과 상기 p형 GaN층 상에 각각 n형 및 p형 전극이 형성된다.본 발명은 Ag를 이용한 플립칩 구조의 질화물계 발광소자의 p형 오믹전극에 관한 것으로 전극층,확산방지막층,그리고 반사막층이 순차적으로 형성되어 p형 반사막 오믹전극)을 완성한다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-06-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
* 개요 및 목적1) 빛 손실 문제를 해결하여 빛 발산이 향상된 갈륨 나이트라이드계광소자를 제공하고자 한다.2) 빛 발산이 향상되고 공정 수율을 증대시킬 수 있는 갈륨 나이트 라이드계 광소자의 제조방법을 제공한다.3) 갈륨 나이트라이드계 광소자는 반사를 방해하는 층을 만들어 광출력을 높이고, 제조 공정시는 금으로 만들어진 선을 묶을 때 일어날 수 있는 단락에 의한 소자 수율이 떨어지는 것을 막을 수 있다.* 구성 및 특징1) 전기회로가 형성되어 잇는 판에 위에 형성된 n-GaN막과, 2) 이 위에 만들어진 활성층과, 3) 활성층에 형성된 p-GaN막과, 4) n-GaN막 및 p-GaN막 상에 각각 만들어진 n형 전극 및 p형 전극과, 5) 활성층에서 내뿜어진 빛이 반사되지 못하도록 p형 전극 위에 형성된 반사 억제층을 구비6) 반사 억제층은 SiO2층, Si3N4층, 또는 SiOxNy층*효과갈륨 나이트라이드계 광소자는 p-GaN막 상의 p형 전극 위에 반사 억제층을 형성함으로써 광출력을 증가되고, 제조 공정시는 금 와이어 본딩시 일어날 수 있는 단락에 의한 소자 수율 저하를 방지할 수 있다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명은 질화갈륨계 III-V족 화합물 반도체 소자 및 그 제조방법을 제공한다. 상기 질화갈륨계 III-V족 화합물 반도체 소자는 기판; 상기 기판 상부에 형성된 n형 또는 p형의 GaN계 III-V족 화합물 반도체층과, 상기 GaN계 III-V족 화합물 반도체층 상부에 형성된 p형 GaN계 III-V족 화합물 반도체층; 및 상기 p형 GaN계 III-V족 화합물 반도체층 상부에 형성되며, 팔라듐(Pd) 함유층과 니켈(Ni) 함유층이 순차적으로 적층되어 이루어지고, 패턴화된 오믹 전극;을 포함하여 된 것을 특징으로 하는 한다. 본 발명의 Pd/Ni 오믹 전극은 열처리시 형성된 NiO가 Pd 갈라이드의 형성을 촉진시켜 GaN계 반도체층과 전극과의 접촉 계면에 갈륨 빈자리(gallium vacancy: VGa)가 생성되면서 접촉 저항이 보다 낮아지며, 계속된 Pd 갈라이드의 생성과 NiO의 확산 방지막으로서의 역할로 인해 전극이 열적으로 안정하다. 따라서 이러한 Pd/Ni 오믹 전극을 채용하면 신뢰성이 개선된 질화갈륨계 III-V족 화합물 반도체 소자를 얻을 수 있게 된다.기판; 상기 기판 상부에 형성된 N형 또는 P형의 GAN계 III-V족 화합물 반도체층과, 상기 GAN계 III-V족 화합물 반도체층 상부에 형성된 P형 GAN계 III-V족 화합물 반도체층; 및 상기 P형 GAN계 III-V족 화합물 반도체층 상부에 형성되며, 팔라듐 갈라이드로 이루어진 팔라듐(PD) 함유층과 니켈 옥사이드로 이루어진 니켈(NI) 함유층이 순차적으로 적층되어 이루어지고, 패턴화된 오믹 전극;을 포함하여 된 것을 특징으로 하는 질화갈륨계 III-V족 화합물 반도체 소자.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-04-20
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
GAN 나노막대를 에피텍셜 성장시키고 그 다음에 GAN 나노막대를 씨앗층으로 하여 GAN 나노막대상에 두께 200 ΜM 이상의 GAN 후막을 성장시키면 GAN 후막도 GAN 나노막대와 동일한 방향으로 우선 배향된 에피텍셜층이 된다. 그 다음에 GAN 후막을 조심스럽게 분리해 내면 이를 차후에 GAN층을 에피텍셜 성장시키기 위한 기판으로 사용할 수 있다. GAN은 부르자이트구조를 가지는 질화물 반도체로서 InN및AIN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색표시 및 발광소자재료로서 가장 각광 받고 있으며 에너지 밴드 갭이 크기 때문에 고온에서 안정한 동작을 기대할 수 있어 FET등 트랜지스터로의 응용도 활발히 되고 있다.본 발명은 GAN을 에피텍셜 성장ㅋ시키기 위한 GAN기판을 GAN나노막대를 이용하여 제조하는 방법을 제공하는데 있다.GAN기판 제조방법은 GaCIx 기체와 NH3 기체를 400내지 600℃의 온도범위에서 반응시켜 주기판 상에 GAN 나노막대를 성장시키는 단계;GAN 나노막대가 성장된 주기판 상에 GAN후막을 성장시키는 단계 및 GAN후막을 상기 주기판으로부터 분리시켜서 GAN 후막으로 된 기판을 얻는 단계를 포함하는 것이 특징이다.GAN나노막대를 에피텍셀 성장시키고 그 다음에 GAN 나노막대를 씨앗층으로 하여 GAN 나노막대 상에 GAN후막을 성장시키면 GAN후막도 GAN나노막대와 동일한 방향으로 우선 배향된 에피텍셜층이 된다. 따라서 GAN 후막을 조심스럽게 분리해 내면 이를 차후에 GAN층을 에피텍셜 성장시키기 위한 기판으로 사용할 수 있다.GACLX 기체와 NH3 기체를 400 내지 600 ℃의 온도범위에서 반응시켜 주기판 상에 GAN 나노막대를 성장시키는 단계; GAN 나노막대가 성장된 주기판 상에 GAN 후막을 성장시키는 단계; 및 GAN 후막을 주기판으로부터 분리시켜서 GAN 후막으로 된 기판을 얻는 단계; 를 포함하는 것을 특징으로 하는 GAN 기판 제조방법. GAN나노막대의 성장시간이 30분 내지 10시간인 것을 특징으로 하는 GAN기판 제조방법
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명에 따른 GaN 나노막대 형성방법은, GaClx 기체와 NH3 기체를 400내지 600°C의 온도범위에서 반응시켜 기판상에 GaN 나노막대를 형상하는 것을 특징으로 한다. 여기서, 상기 반응은 30분 내지 10시간 동안 이루어진다. 상기GaClx 기체는 Ga 금속과 HCI 기체를 600매지 900°C에서 서로 반응시켜 형성시킬 수 있다. 본 발명은 기판의 종류나 촉매(catalyst)나 템플릿(templet)층의 존재여부에 상관없다. 본 발명에 의하면, GaN을 400 내지 600°C 의 저온에서 형성함으로써 GaN을 나노막대 형태로 성장시킬 수 있게 된다. GaN을 박막(thin film)으로 성장시키는 방법에 대해서는 연구가 어느정도 진행되고 있으나, 나노막대(nanorod)형태로 성장시키는 방법에 대해서는 연구가 초기 단계이다. GaN 나노막대는 잠재적인 유용성 때문에 그 형성을 위해서 많은 노력이 이루어지고 있다. 본 발명이 이루고자 하는 기술적 과제는, HVPE법을 이용하여 GaN 나노막대들이 고밀도로 규칙적으로 배열되도록 할 수 있는 GaN 나노막대 형성방법을 제공하는 데 있다.기술적 과제를 달성하기 위한 본 발명에 따른 GaN 나노막대 형성방법은, GaClx 기체와 NH3 기체를 400내지 600°C의 온도범위에서 30분 재지 10시간 동안 반으시켜 기판 상에 GaN 나노막대를 형성하는 것을 특징으로 한다. 본 발명은 HVPE(hydride VPE)방법을 사용한다. Ga 금속과 HCI 기체를 600내지 900°C의 온도범위, 예컨대 750°C에서 서로 반응시켜서 이 때 형성된 기체를 기판이 장입되어 있는 HVPE 반응기 안에 흘려보냄과 동시에 NH3 기체도 상기 HVPE 반응기 안으로 흘려보낸다. 본 발명과 같이 400 내지 600°C 정도로 기판온도를 낮추면, GaN씨앗층(120a)이 형성된 다음에 이들이 위로 성장하는 것에 비해 옆으로로는 많이 성장하지 못하여 GaN 나노막대(120)가 형성된다. 본 발명은 기판이 사파이어(sapphire)이거나 실리콘이거나 기판의 종류에 상관없으며, 촉매(catalyst)나 템플릿(templet)층의 존재여부에도 상관없다.GaClx 기체와 NH3기체를 400내지 600°C의 온도범위에서 30분 내지 10시간 동안 반응시켜 기판상에 GaN 나노낙대를 형성하는 것을 특징으로 하는 GaN 나노막대 형성방법. GaClx 기체는 Ga 금속과 HCI 기체가 600 내지 900°C에서 서로 반응하여 형성되는 것을 특징으로하는 GaN 나노막대 형성방법.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명에 따른 p-GaN 나노막대 형성방법은, GaClx 기체, NH3 기체, 및 억셉터 함유 기체를 400 내지 600℃의 온도범위에서 반응시켜 기판 상에 p-GaN 나노막대를 형성하는 것을 특징으로 한다. 여기서, 상기 반응은 30분 내지 10 시간 동안 이루어진다. 상기 억셉터 함유 기체로는 Cp2Mg 기체 또는 MgCl 기체 등을 사용할 수 있으며, 여기서, 상기 MgCl 기체는Mg 금속과 HCl 기체를 600 내지 900℃에서 서로 반응시켜서 얻을 수 있다. 본 발명에 의하면, 각각의 나노막대들이 p형 특성을 갖게 되어 GaN 나노막대의 다각적 응용을 도모할 수 있게 된다.이러한 화합물 반도체의 예로서 대표적으로 들 수 있는 것이 GaN이다. GaN은 부르자이(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색표시 및 발광소자재료로서 가장 각광 받고 있다.따라서, 본 발명이 이루고자 하는 기술적 과제는, HVPE법을 이용하여 고밀도로 규칙적으로 배열된 GaN 나노막대를 형성하되, 인-시튜로 억셉터를 도핑하여 각 나노막대들이 p형 특성을 갖도록 함으로써 GaN 나노막대의 다각적 응용을 도모 할 수 있도록 하는 p-GaN 나노막대 형성방법을 제공하는 데 있다.기술적 과제를 달성하기 위한 본 발명에 따른 p-GaN 나노막대 형성방법은, GaClx 기체, NH3 기체, 및 억셉터 함유기체를 400 내지 600℃의 온도범위에서 30분 내지 10 시간 동안 반응시켜 기판 상에 p형 GaN 나노막대를 형성하는 것을 특징으로 한다. 억셉터 함유 기체로는 cp2Mg 기체 또는 MgCl 기체 등을 사용할 수 있으며, 여기서, MgCl 기체는 Mg 금속과 HCl 기체를 600 내지 900℃에서 서로 반응시켜서 얻을 수 있다.본 발명은 HVPE(hydride VPE)방법을 사용한다. 이를 구체적으로 설명하면, GaClx 기체와 NH3 기체를 기판이 장입되어 있는 HVPE 반응기 안으로 흘려보내고 상기 기판의 온도를 400 내지 600℃ 로 하면 GaClx 기체와 NH3기체가 서로 반응하여 GaN 나노막대가 상기 기판 상에 저절로 형성된다. 이때, 억셉터, 예컨대 Mg를 함유한 기체를 상기 GaClx 기체 및 NH3 기체와 함께 상기 HVPE 반응기에 공급하여 상기 반응을 진행시키면 억셉터가 상기 GaN 나노막대에 인-시튜(in-situ)로 도핑된다. GaN 나노막대의 성장에 따라 억셉터가 인-시튜로 도핑되기 때문에 특별한 후속처리를 하지 않더라도 GaN 나노막대의 길이방향으로 억셉터가 균일하게 분포하게된다.HVPE법을 이용하여 400 내지 600℃의 저온에서 인-시튜로 억셉터를 도핑하면서 p-GaN 나노막대를 형성하는 본 발명에 의하면, 각각의 나노막대들이 p형 특성을 갖게 되어 GaN 나노막대의 다각적 응용을 도모할 수 있게 된다. 본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다. GaClx 기체, NH3 기체, 및 억셉터 함유 기체를 400 내지 600℃의 온도범위에서 30분 내지 10 시간 동안 반응시켜 기판상에 p형 GaN 나노막대를 형성하는 것을 특징으로 하는 p-GaN 나노막대 형성방법. 상기 억셉터가 Mg인 것을 특징으로 하는 p-GaN 나노막대 형성방법.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명에 따른 GaN막 형성방법은, 기판이 장입된 반응기 내로 In기체를 흘려보내 상기 기판 표면을 In 기체로 처리하는 단계(S12); 상기 반응기 내에 NH3 기체와 GaCl 기체를 교번하여 흘려보내 상기 기판 표면을 NH3 기체와 GaCl 기체로 번갈아 가면서 처리하는 단계(S18); 및 상기 반응기 내에 NH3 기체와 GaCl 기체를 동시에 흘려보내 상기 기판 상에 GaN막을 에피텍셜 성장시키는 단계(S20); 를 포함하는 것을 특징으로 한다. 본 발명에 의하면, GaN막 성장(S20) 전에 기판표면 처리단계(S10)를 더 거침으로서 사파이어 등의 기판 상에 GaN막을 에피텍셜 성장시킬 수 있을 뿐만 아니라 GaN막의 전위밀도를 감소시킬 수 있다. 특히, 기판표면 처리단계(S10)는 처음에는 In 기체를 이용하고, 그 이후로는 GaN막을 에피텍셜 성장시키는데 사용되는 NH3와 GaCl 기체를 번갈아 가면서 이용하기 때문에 GaN막의 성장과 기판표면처리를 하나의 반응기 안에서 연속적으로 수행할 수 있어서 간단하게 GaN막의 전위밀도를 감소시킬 수 있다는 잇점이 있다. 본 발명에 따른 GaN막 형성방법은, 기판이 장입된 반응기 내로 In기체를 흘려보내 상기 기판 표면을 In 기체로 처리하는 제1단계; 상기 반응기 내에 NH3 기체와 GaCl 기체를 교번하여 흘려보내 상기 기판 표면을 NH3 기체와 GaCl 기체로 번갈아 가면서 처리하는 제2단계; 및 상기 반응기 내에 NH3 기체와 GaCl 기체를 동시에흘려보내 상기 기판 상에 GaN막을 에피텍셜 성장시키는 제3단계; 를 포함하는 것을 특징으로 한다.본 발명에 의하면, GaN막 성장(S20) 전에 기판표면 처리단계(S10)를 더 거침으로서 사파이어 등의 기판 상에 GaN막을 에피텍셜 성장시킬 수 있을 뿐만 아니라 GaN막의 전위밀도를 감소시킬 수 있다. 특히, 기판표면 처리단계(S10)는 처음에는 In 기체를 이용하고, 그 이후로는 GaN막을 에피텍셜 성장시키는데 사용되는 NH3와 GaCl 기체를 번갈아 가면서 이용하기 때문에 GaN막의 성장과 기판표면처리를 하나의 반응기 안에서 연속적으로 수행할 수 있어서 간단하게 GaN막의 전위밀도를 감소시킬 수 있다는 잇점이 있다. 본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해많은 변형이 가능함은 명백하다. 기판이 장입된 반응기 내로 In기체를 흘려보내 상기 기판 표면을 In 기체로 처리하는 제1단계;상기 반응기 내에 NH3 기체와 GaCl 기체를 교번하여 흘려보내 상기 기판 표면을 NH3 기체와 GaCl 기체로 번갈아 가면서 처리하는 제2단계 반응기 내에 NH3 기체와 GaCl 기체를 동시에 흘려보내 상기 기판 상에 GaN막을 에피텍셜 성장시키는 제3단계 를포함하는 것을 특징으로 하는 GaN막 형성방법 제1항에 있어서, 상기 제1단계가 900 내지 1100℃에서 행해지는 것을 특징으로 하는 GaN막 형성방법.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명은 일면에 캐소드 전극층이 형성된 베이스 기판; GACLX 기체와 NH3 기체를 400 내지 600℃의 온도범위에서 반응시켜서 상기 캐소드 전극층 상에 수직하게 서도록 형성된 복수개의 GAN 나노막대; 상기 베이스 기판과 대향하도록 위치하며 그 대향면에는 투명한 아노드 전극층이 형성된 투명기판; 상기 투명기판과 상기 베이스 기판을 이격시키도록 상기 투명기판과 상기 베이스 기판 사이에 설치되는 절연성 스페이서; 및 상기 아노드 전극 상에 형성된 형광층; 을 구비하는 것을 특징으로 하는 GAN 나노막대를 이용한 전계방출형 디스플레이. 본 발명은 전계방출형 디스플레이(Field Emission Display, 이하 'FED' 라 함)에 관한 것으로서, 특히 GaN 나노막대를 전계방출 팁으로 이용한 전계방출형 디스플레이에 관한 것이다.본 발명에 따른 전계방출형 디스플레이는, GAN을 전계방출 팁으로 사용하기 때문에 화학적 기계적으로 안정할 뿐만 아니라 2.7 내지 3.3eV의 낮은 전자친화력을 갖는다고 이미 알려져 있는 GaN을 특별한 방법으로 나노막대 형태로 성장시켜서 이를 전계방출 팁(fieldemission tip)으로 이용하는 새로운 전계방출형 디스플레이를 제공하는 데 있다.본 발명에 따른 GAN 나노막대를 이용한 전계방출형 디스플레이는, 일면에 캐소드 전극층이 형성된 베이스 기판; GACLX 기체와 NH3 기체를 400 내지 600℃의 온도범위에서 반응시켜서 상기 캐소드 전극층 상에 수직하게 서도록 형성된 복수개의 GAN 나노막대; 상기 베이스 기판과 대향하도록 위치하며 그 대향면에는 투명한 아노드 전극층이 형성된 투명기판; 상기 투명기판과 상기 베이스 기판을 이격시키도록 상기 투명기판과 상기 베이스 기판 사이에 설치되는 절연성 스페이서; 및 상기 아노드 전극 상에 형성된 형광층; 을 구비하는 것을 특징으로 한다. 전계방출형 디스플레이는, GaN을 전계방출 팁으로 사용하기 때문에 화학적 기계적으로 안정할 뿐만 아니라 낮은 전계방출전압을 가진다. 전계방출 팁으로 사용되는 GaN 나노막대는 HVPE법을 이용하여 400 내지 600℃의 저온에서 용이하게 얻을 수 있다.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명은 반도체 소자의 다마신 게이트 제조방법에 관한 것으로, T 형 또는 오프셋(off-set) 다마신 게이트 제조방법에 관한 것이다. 또한 게이트를 저유전율 절연물질 사이에 매립하는 구조를 구현함으로써, 게이트의 구조적 안정성 향상과 게이트 제조 후 표면의 완전한 평탄화를 구현 할 수 있는 반도체 소자의 다마신 게이트 제조방법에 관한 것이다.본 발명의 목적은 T 형 또는 오프셋 게이트를 저유전율 유전체 사이에 매립함으로써 게이트의 구조적 안정성을 향상시키고, 게이트 제조시 리프트 오프 방법을 사용하지 않고 상부의 전면 식각 방법을 사용함으로 하여 게이트 제조의 재현성을 향상시키며, 표면의 완전한 평탄화로 인하여 게이트 제조 이후의 패터닝시에 발생하는 문제점을 해결하기 위하여 반도체소자의 다마신 게이트 제조 방법을 제공한다.본 발명은 반도체 소자의 다마신(DAMASCENE) 게이트(GATE) 제조방법에 관한 것으로, 게이트를 저유전율 절연물질 사이에 매립하는 구조를 구현함으로써, 게이트의 구조적 안정성 향상과 게이트 제조 후 표면의 완전한 평탄화를 구현할 수 있는 반도체 제조공정에 관한 것이다. 본 발명에서는 T 형 및 오프셋 게이트를 저유전율 유전체 사이에 매립하여, 게이트의 구조적 안정성을 향상시킴으로써 수십 NM 의 게이트 풋을 가지는 게이트를 안정적으로 제조할 수 있으며, 리프트 오프 방법 대신 상부의 전면식각 방법을 사용함으로써 게이트 제조의 재현성을 향상시킨다. 또한 게이트 제조 후 완전 평탄화 된 표면을 가짐으로써, 기존의 방법에서 게이트 제조 이후의 단차에 의한 패터닝시에 발생하는 문제를 근본적으로 해결하는 효과를 가지고 있다게이트 풋의 높이를 확보하는 절연막을 제조하는 제 1단계; 상기 절연층의 상부에 식각정지층을 제조하는 제 2단계; 상기 식각정지층의 상부에 평탄화화용 절연막을 제조하는 제 3단계; 상기 평탄화용 절연막 상부에 게이트 헤드 식각공정을 위한 하드마스크 막을 제조하는 제 4단계; 건식 식각 방법을 이용하여 게이트 헤드를 제조하는 제 5단계; 소정의 패턴에 따른 건식 식각 방법을 이용하여 게이트 풋을 제조하는 제 6단계; 전면상부에 금속을 증착한 후 상부를 전면 식각하여 다마신 게이트를 제조하는 제 7단계를 포함하는 것을 특징으로 하는 반도체소자의 다마신 게이트 제조방법이다.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명은 GaN 발광 다이오드에 관한 것으로, 본 발명에 따른 GaN LED는, p-n 접합 GaN 나노막대의 p-n 접합면에InGaN 양자 웰(quantum well)을 삽입하여, n형 GaN 나노막대, InGaN 양자 웰, 및 p형 GaN 나노막대가 이 순서로 길이방향으로 연속하여 이루어진 GaN 나노막대를 이용한다. 또한, 이러한 GaN 나노막대를 다수 개 어레이 상으로 배치하여 종래의 적층 필름형의 GaN LED에 비해 훨씬 고휘도, 높은 발광효율의 LED를 제공한다.본 발명은 고휘도 발광 다이오드(light emitting diode; 이하 간단히 LED라 한다)에 관한 것으로, 상세하게는 나노막대(nanorod, nanowire) 구조의 발광 다이오드 및 그 제조방법에 관한 것이다. LED는 초기에는 계기판의 간단한 표시소자로 많이 이용되다가, 최근에는 대규모 전광판 등 고휘도, 고시인성, 긴 수명의 총천연색 디스플레이 소자로 주목받고 있다. 이는 최근 청색 및 녹색 고휘도 LED가 개발됨으로써 가능하게 되었다. 본 발명은 고휘도, 높은 발광효율의 GaN LED를 재현성있게 제조하는 방법을 제공하는 데에 그 목적이 있다.본 발명에 따르면, 단일의 에피텍셜 성장에 의해 InGaN 양자 웰을 가지는 GaN 나노막대를 형성하므로, 종래의 성장방법을 그대로 이용하면서 고휘도, 고품질의 다이오드를 얻을 수 있다. 특히, 본 발명에 따르면 InGaN 양자 웰을 가지는 나노막대들을 다수 개 어레이 상으로 형성하여 LED를 제조함으로써, 측벽 발광에 의한 발광을 그대로 살릴 수 있어 발광효율을 대폭적으로 증가시켜 동일한 면적의 종래의 발광 다이오드에 비해훨씬 휘도가 높은 LED를 얻을 수 있다. 또한, 본 발명에 의하면 InGaN 양자 웰의 두께, In의 함량, 형광물질의 사용으로 다양한 파장의 가시광 또는 백색광을 출력하는 LED를 손쉽게 얻을 수 있다.상기 기판에 수직한 방향으로 형성된 제1도전형의 GaN 나노막대(nanorod), 이 제1도전형의 GaN 나노막대 위에 형성된InGaN 양자 웰(quantum well), 및 이 InGaN 양자 웰 위에 형성된 제2도전형의 GaN 나노막대를 각각 구비하는 다수의 나노막대들로 이루어진 나노막대 어레이(nanorod array); 상기 나노막대 어레이의 제1도전형의 GaN 나노막대에 공통적으로 연결되어 전압을 인가하는 전극 패드; 및 상기 나노막대 어레이의 제2도전형의 GaN 나노막대 위에 공통적으로 연결되어 전압을 인가하는 투명전극을 구비하는 발광 다이오드.제1항에 있어서, 상기 다수의 나노막대들 사이에 투명 절연물이 채워져 있는 것을 특징으로 하는 발광 다이오드. 상기 투명 절연물은 SOG(Spin-On-Glass), SiO2 또는 에폭시 수지인 것을 특징으로 하는 발광 다이오드.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
반도체 및 디스플레이 분야에서 세정제로 사용되는 초순수 아산화질소의 신규한 제조방법을 제공하는 것으로서, 99.999% 이상의 초고순도 아산화질산을 제공하는 것과 간단한 공정으로 대량생산가능한 아산화질산의 생산방법을 제공한다. 질산암모늄을 직접 가열하는 방식으로 열분해 하는 단계, 열분해 부산물 중 워터샤워링 및 흡착컬럼을 통과시켜 저농도의 아산화질소를 제조하는 단계 및 증류에 의한 초고순도의 아산화질소를 제조하는 단계로 구성되는 초고순도의 아산화질소를 제조하는 방법을 제공한다.저온응축단계에서 증류탑의 상부에 콘덴서를 설치하고 하부에 보일러를 설치함으로써 고효율의 고순도의 아산화질소를 제공하는 것을 특징으로 하며, 반도체 및 디스플레이 분야에서 세척제, 수술용 마취제, 로켓 연료용 첨가물, 의약, 화장품 또는 식품산업에서는 분무용 추진제 등에 사용되는 N2O를 제공하는 것으로서 특히, 반도체 및 디스플레이 분야에 적합한 초순수 N2O를 제조하는 새로운 방법을 제공하는 것이다. 새로운 제조방법에 의하여 간단한 공정을 연속적으로 실시함으로써 경제성 있는 고순도의 N2O를 제조할 수 있고, 상업적 생산규모를 쉽게 도달할 수 있어서, 경제적으로 제조할 수 있는 방법을 제공한다.
- 보유기관
- 호서대학교
- 등록일
- 2006-05-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
유기 박막 트랜지스터의 안정성 및 신뢰성을 확보하기 위해서는 적절한 공정이 요구되고 있으나, 이에 관한 연구는 거의 진행되지 않고 있다. 본 발명에서는 종래의 물질들 보다 전기적 특성이 향상된 유기-무기 혼재 반도체 물질과 그 제조 방법의 개선을 제공하는데 그 목적이 있다. 즉 본 발명은 유기 박막 트랜지스트용 유기-무기 반도체 물질 및 제조 방법에 관한 것으로 특히, 유기 박막 트랜지스트용 유기-무기 반도체 물질중 Perovskite형 구조를 가진 화합물과 그 제조 방법에 관한 것이다.유기물, 무기물, 반도체물질을 사용하는 유기 박막 트랜지스트에 관한것으로서, 특히 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 박막 트랜지스트(OTFT)의 반도체 물질 및 그 제조방법에 관한 것이다. OTFT용 유기-무기 반도체 물질인 (C6H5C2H4NH3)2PbCl4를 종래의 제조방법에 의하면 1년 정도가 소요되나 본 발명에서 제안한 방법에 의하면 (C6H5C2H4NH3)2PbCl4에 열을 가하기 때문에 제조시간이 단축 되었다.perovskite형 물질인 CH3NH3Snl3를 OTFT에 활성층에서 사용되는 것과 새로이 (5-BAP)2PbCl4를 OTFT에 적용함으로써 OTFT 기술에 기여할 수 있는 것이다.
- 보유기관
- 호서대학교
- 등록일
- 2006-05-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 발명은 반도체 제조 장비의 핵심 부품인 매처(Matcher)의 제어장치에 관한 것으로, 특히 디지털 제어방식에 의한 메처의 제어장치에 관한 것이다.본 발명은 제어장치; 기어; 모터단; 정합소자단과, 크기오차, 위상오차, Load모터의 위치 및 Tune모터의 위치와 같은 매처 및 챔버의 상태를 나타내는 파라미터값을 문자로 표시하여 주는 LCD표시장치와; 아날로그 입력신호를 디지털 신호로 변환시키는 AD컨버터와 변환된 신호를 디지털 방식으로 신호처리하여 디지털 출력신호를 생성하는 프로세서(Processor)와 디지털 출력신호를 아날로그 출력신호로 변환시키는 DA(Digital to Analog)컨버터로 구성되고 LCD모드값에 따라 상기의 LCD표시장치에 LCD모드에 대응하는 데이터를 출력해주는 CPU를 포함하는 통상의 매처제어 장치에 있어서, 공정조건에 따른 프리세트값, 이득값 및 LCD모드값을 설정할 수 있는 키입력수단과; 상기 키입력수단에 의해 설정된 프리세트값, 이득값 및 위상/크기오차값을 이용하여 매뉴얼모드, 프리세트메뉴, 자동모드에 따라 해당하는 모터의 제어값을 출력하는 CPU로 구성되고; 상기 LCD표시장치는 프리셋트값을 설정하는 것을 특징으로 한다.본 발명에 의하면, 제어장치를 디지털화하여 회로의 유연성을 확보하고 LCD(Liquid Crystal Display)모듈을 장착하여 공정상태를 실시간 모니터링하여 사용자의 편의성을 도모할 수 있고 유지 보수가 용이하므로 반도체의 생산성을 크게 향상시킬 수 있다.제어장치를 디지털화하여 회로의 유연성을 확보하고 LCD(Liquid Crystal Display)모듈을 장착하여 공정 상태를 실시간 모니터링하여 사용자의 편의성을 도모할 수 있고 유지 보수가 용이하므로 반도체의 생산성을 크게 향상시킬 수 있고, 다양한 프리세트 값의 선택 및 입력이 가능하므로, 기존의 매처가 갖는 초기 공정의 불안정성을 개선하여 임피던스 정합시간이 향상된다. 또한 LCD 모듈을 장착하여 공정상태를 실시간 모니터링 할 수가 있으므로 매처의 제어장치의 사용이 편리해지는 효과가 있다.
- 보유기관
- 호서대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
○ 기술발명의 목적: 비교적 저온에서 갈륨 함유 반도체의 산화 방법○ 기술 요약 및 특징: 본 발명은 GaN 등의 갈륨 포함 반도체의 산화방법에 관한 것으로, 기존의 열산화방법과 달리 상온에서 광전기화학적으로 산화막을 형성하는 방법에 관한 것이다. 본 발명의 갈륨 함유 반도체의 산화방법은: (a) 산소성분을 함유하며 갈륨 산화막을 식각하지 않는 전도성 액에 갈륨 함유 반도체를 담그되, 상기 갈륨 함유 반도체가 상기 액에 비해 낮은 전위를 갖도록 하여 상기 갈륨 함유 반도체 표면에서 에너지 대(帶)가 구부러져 정공의 우물이 생성되도록 하는 단계와; (b) 상기 반도체의 에너지 갭보다 큰 에너지를 갖는 빛을 상기 반도체에 조사하는 단계를 구비하는 것을 특징으로 한다.○ 색인어: 갈륨, 반도체, GaN, 전위우물, 정공, 자외선, 산화막, 산화방법본 발명은: (a) 산과 알칼리를 함유하지 않아 갈륨 산화막을 식각하지 않되 자외선을 조사받아 이온화됨으로써 전도성을 띠게되는 물 또는 H 2 O 2 액에 갈륨 함유 반도체를 담그고, 상기 물 또는 H 2 O 2 액과 접촉된 갈륨 함유 반도체의 에너지 대(帶)가 아랫쪽으로 구부러져 정공의 우물이 생성되도록 0.65∼15V의 전압을 인가하는 단계와; (b) 상기 반도체의 에너지 갭보다 큰 에너지를 갖는 빛을 상기 반도체에 조사하여 기판표면에 정공이 축적되도록 함으로써 갈륨을 활성화시켜 상기 액의 속의 산소와 결합하여 갈륨이 산화되도록 하는 것을 특징으로 한다.우선, 사파이어 등의 기판 위에 일정 두께의 GaN막을 형성한다. GaN막(110)을 형성하기 위해서, 유기금속 화학증착(MOCVD) 방법, 분자선 에피택시(MBE) 등의 방법이 이용될 수 있다. 이 때, GaN막을 도핑하여 GaN막이 n-형 또는 p-형의 반도체 특성을 나타낼 수 있게 할 수 있다.이어서 결과물 상에 인듐(In) 또는 저항성 접촉(ohmic contact)을 나타낼 수 있는 금속을 증착한 뒤 열처리하여, 도 1b와 같이, GaN막 상의 일부 영역에 저항성 접촉 금속층을 형성한다.그 다음, 자외선이 투과되지 않는 포토레지스트막 등의 불투명 보호막을 형성하여 선택적으로 산화막이 형성될 부분(A)만 노출되도록 한다.그 다음, 저항성 접촉 금속층 위에 전선을 연결하고 저항성 접촉 금속층 부위와 전선을 왁스 또는 절연막으로 덮어 씌워 저항성 접촉 금속층 부위와 전선이 노출되지 않는 구조를 만든다.상기 과정을 결과물에 대해 광전기화학 반응을 일으키기 위한 셀(200)을 아래의 대표도에 도시하였다. 도면을 참조하면, 셀(200)은, 용기(210)와, 그 내부에 담겨진 전도성을 갖는 물(220)과, 광전기화학 반응의 대상물(230)을 자외선을 조사하기 위한 자외광원(240)과, 대상물(230)에 전압을 인가하기 위한 수단으로 이루어짐을 알 수 있다. 또한, 전압 인가수단은, 직류 전압원(250)과, 전선(260a, 260b)과, 백금 전극(270)으로 이루어져 있다. 물(220) 대신에, 생성된 Ga 산화막이 용해되어 식각되지 않도록 산이나 알칼리 등을 함유하지 않는 전도성을 가진 H 2 O 2 액을 사용하거나, Ga산화막을 식각하지 않는 산소를 포함한 전도성을 갖는 용액이 이용될 수 있다. H 2 O 2 액 또는 물(220)은 자외선을 조사받으면 이온화되어 전도성을 띠게 된다.
- 보유기관
- 전북대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 기술은 에칭 표면이 공기중이나 탈리 온수 등에 노출되어도 산화막이 형성되지 않도록 하여 완벽한 화합물 반도체 표면을 얻기 위한 것이다.본 기술을 이용하면 유황 보호막을 형성하는 효과가 있으며 진공중에서 열처리 또는 장시간 보관하여 유황 보호막의 유황이 해리되면서 자연 산화막 및 유황 산화막이 없는 완벽한 화합물 반도체 표면을 얻을 수 있다.본 기술은 에칭 표면이 공기중이나 탈리온수등에 노출되어도 산화막이 형성되지 않도록 하여 완벽한 화합물 반도체 표면을 얻는데 그 목적이 있다.이를 위해 사용할 산성 및 알칼리성 에칭 용액을 선정하고(NH4OH, H3PO4 베이스등) 혼합비율에 맞게 에칭 용액을 섞은후(NH4)2SX를 함께 혼합하여 공정에 알맞는 PH를 조정하여 에칭을 실시한 것이다
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2007-07-31
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
콘덴서는 전하를 저장할 수 있는 부품으로서 전자부품(휴대폰, 디지털 카메라, 컴퓨터, 디지털 TV 등)에서 필요로 하는 전류가 흐를 수 있도록 정류를 하거나 불규칙한 전압을 안정화시키는 역할을 한다. 콘덴서 재료 중 세라믹콘덴서는 BaTiO3를 기본으로 하며 그 조성물(X7R, X5R, Y5V, C0G)은 MLCC의 핵심 세라믹소재이다. 각조성은 다음과같다. oX7R = 98%BaTiO3 + 2%X(첨가제 10종류이상) oX5R = 98%BaTiO3 + 2%X(첨가제 10종류이상) oY5V = 80%BaTiO3 + 20%Y(첨가제 10종류이상) oC0G = 50%BaTiO3 + 50%Z(첨가제 10종류이상) 산업화가 진전됨에 따라 전자기기의 초소형화,고용량화및 경량화가 필수적이므로 상기소재들의 나노화및 고순도화가 이루어져야 한다. 현재 우리나라에서 사용되는 분말은 0.4㎛이상 이지만 차후 0.3㎛이하로 되어야만 고적층의 초고용량 쎄라믹콘덴서를 만들수있다.대표적인 수동부품인 캐패시터는 전기를 일시적으로 축적하는 부품으로 유전체의 재료에 따라 여러 가지 종류가 있으며 예로 전해 캐패시터, 탄탈 캐패시터, 적층 세라믹 캐패시터(MLCC: Multi Layered Ceramic Capacitor)등이 있다. MLCC는 고주파 특성이 좋고 열에 강하며 각종 온도 특성을 비교적 쉽게 구현하고 극성이 없으므로 기판장착에도 유리하다. 또한 최근에는 이동통신기기, 디지털 가전 등 세트 제품의 디지털화, 고주파화 및 소형화에 따라 그 사용이 급속히 확대되어가고 있다.본 내용은 제조원가가 고가인 국내외 일반적 제조기술(습식법)을 탈피하여 제조원가가 1/3이고, 공정이 간단하며, 공해문제가 없는 건식법으로 제조하여 경쟁력을 높인 기술이다. 즉, 건식법으로 상기소재들의 기본이 되는 0.3㎛이하의 균일한 나노고순도BaTiO3분말과 grade별 그 조성물에 대한 배합 및 조합기술로서 이들 기술들은 선진국들의 보호기술로 극비에 부쳐져있다.
- 보유기관
- 충남대학교
- 등록일
- 2007-07-31
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
- 개요본 기술은 형광체를 이용한 파장변환형 발광장치에 관한 것으로서, LED 발광다이오드 주위의 컵 바닥부분에 일정간격을 두고 형광체를 혼합하는 물질과 극성이 다른 물질로 코팅되어 있으며, 이 안쪽에 형광체를 돔형태로 코팅함으로서 발광다이오드로부터 생성되는 광의 파장을 변환하는 파장변환형 발광장치를 제공한다.본 기술을 포함한 기술군은 현재 주로 LED를 이용한 LCD BLU, 장식조명, 일반조명 등의 분야에 응용되어 제품화 되고 있다.본 기술은 발광 다이오드에서 나오는 빛은 응용 분야에 따라서 빛을 장파장으로 변화하여 사용하여야 하는데 형광체를 코팅하는 기술은 이러한 의 이유로 그 중요성이 증가하고 있다.본 발명은 파장변환형 발광장치에 관한 것으로서, 특히 형광체를 이용하여 방출되는 광의 일부를 파장변환시킴으로써 백색과 같은 특정색의 광을 생성한 발광장치 및 그 제조방법에 관한 것으로, 각 구성에 대한 내용은 다음과 같다. - 첫째, 발광다이오드의 주위에 일정 간격을 두고 형광체를 혼합하는 물질과 극성이 다른 물질로 코팅되어 있고 - 둘째, 상기 발광다이오드의 주위를 코팅하는 형태에 있어서 돌기 형태 또는 요철 형태로 코팅되어 있을 수도 있으며 - 셋째, 상기 기술에 의해 제조한 발광다이오드 광원 제조방법을 포함한다.- 특징본 기술을 포함한 기술군은 현재 주로 화합물 반도체를 이용한 광원 분야에 응용되어 제품화 되고 있다.본 기술이 위 응용분야의 기존 기술보다 뛰어난 장점 및 특징은 다음과 같다. 첫째: 발광다이오드가 컵의 바닥면에 본딩되고, 상기 발광다이오드의 주위에 형광체를 코팅한 물질과 극성이 다른 물질로 코팅하고, 이 안쪽에 형광체를 도포하여 발광다이오드 전체에 균일하게 코팅함으로서 광방출면 전체에대해 형광체층이 코팅된 발광장치를 제공하며 둘째: 광파장변환효율을 향상시키고, 추가적으로 상기 형광체층을 토출공정을 이용하여 형성함으로써 기존의 컵 전체를 디스펜싱방식으로 토출하는 방법에서 발생하였던 형광체 입자가 불균일한 문제를 해결할 수 있다.
- 보유기관
- 한국광기술원
- 등록일
- 2007-10-22
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
실리콘 온 인슐레이터(Silion on Insulator, ’SOI’) 기판에 SOI 기판위에 패터닝된 실리콘 박막 및 상기 패터닝한 실리콘 박막상에 적어도 1이상의 질화물 박막층이 순차 적층된 구조체를 포함하는 질화물계 발광소자를 제공 한다. 본 기술에 따른 질화물계 발광소자는 갈륨 질화물의 성장과정에서 박막내의 결정결함과 응력을 동시에 줄여 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다. 실리콘 기판 표면을 패터닝하여 갈륨 질화물 박막을 성장시키는 것에 의해, 표면 패터닝된 실리콘 기판의 결정결함 및 응력 등이 갈륨 질화물의 결정으로 진행되는 것을 막아 고품질의 갈륨 질화물 결정을 성장시킬 수 있다. 이에 따라 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다. 또한, 실리콘 기판 표면을 패터닝하여 갈륨 질화물 박막을 성장시키는 것에 의해, 표면 패터닝된 실리콘 기판의 결정결함 및 응력 등이 갈륨 질화물의 결정으로 진행되는 것을 막아 고품질의 갈륨 질화물 결정을 성장시킬 수 있다. 따라서, 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.
- 보유기관
- 한국광기술원
- 등록일
- 2007-11-12
상세보기
일반기술
전기·전자 > 화합물반도체 (B63)
본 기술은 실리콘 기판(실리콘 기판의 표면 패터닝) 및 펴면 패터닝된 실리콘 기판상에 적어도 1이상의 질화물 박막층이 순차 적층된 구조체를 포함하는 질화물계 발광소자를 제공한다. 질화물계 발광소자는 갈륨 질화물의 성장과정에서 박막 내의 결정결함과 응력을 동시에 줄여 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.실리콘 기판 표면을 페터닝하여 갈륨질화물 박막을 성장시키는 것에 의해, 표면 패터닝된 실리콘 기판의 결정결함 및 응력 등이 갈륨 질화물의 결정으로 진행되는 것을 막아 고품질의 갈륨 질화물 결정을 성장시킬 수 있다. 이에따라 에너지 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.
- 보유기관
- 한국광기술원
- 등록일
- 2007-12-06
상세보기