일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 기존의 원형 마그네트론 증착원의 단점인 고균일, 대면적 증착의 문제를 자장설계 및 편심 구동방식을 통하여 극복하여 고균일, 대면적 증착이 가능한 마그네트론 스퍼터링 장치를 개시한다. 절연된 원형 타겟 장착부를 챔버에 장착한 후 장착부 뒤편에서 영구자석을 통하여 폐회로를 형성한 자장 구동부가 편심 회전구동을 함으로써, 균일한 침식을 통한 고효율 타겟 수율을 실현함과 동시에 대면적 균일 코팅을 특징으로 한다. 대면적 원형 타겟의 중심과 외곽부위의 선속도 차이에 의한 증착 불균형을 해소하기 위하여 타겟 정중심의 증착을 억제하고 중앙부위의 자장을 균일 배열하며, 외곽부분은 비대칭 자장배열을 통한 고속 증착을 가능하게 하는 대면적 원형 증착원으로서, 고자장 영구자석의 조합으로 이루어지는 영구자석 폐회로부와, 이러한 영구자석 폐회로부를 타겟 표면에 평행한 방향으로 회전시키는 회전부 및 진공확보가 가능하며 챔버와 절연된 타겟 장착부로 구성된다. 이러한 조합에 의하여 타겟 전면에 균일한 방전트랙을 형성시키고 타겟 전면이 균일하게 침식됨에 따라 대면적, 균일 코팅이 가능하게 하고, 타겟의 사용효율을 80%이상 증가시키는 것을 특징으로 한다.원형의 타겟을 고정하고 절연시키는 원형의 타겟 장착부;상기 타겟에 자기장을 인가하기 위해 상기 타겟면과 평행한 영구자석 폐회로를 포함하되, 영구자석 폐회로는 중앙부에 ∏자 형상으로 배치된 복수개의 제1영구자석부와, 상기 제1영구자석부의 주위에 □자 형상 및 그 가운데 수직하게 위치한 복수개의 제2영구자석부와, 각 영구자석간의 간격을 유지하기 위한 비자성체 자석고정부를 포함하는 영구자석부; 및상기 영구자석부를 상기 타겟 표면에 평행한 원형 궤도를 따라 회전시키는 회전부를 포함하여 구성되고,상기 제2영구자석부는 영구자석 폐회로 구성시 그 외부에 비대칭 자장 배열로 배치되는 것으로, 상기 제1영구자석부의 주위에 □자 형상으로 복수개의 영구자석이 배치되고, □자 형상의 가운데에 수직하게 위치한 복수개의 영구자석이 상기 제1영구자석부의 □자 형상 중앙부를 관통하게 배치되는 것을 특징으로 하는 원형 마그네트론 스퍼터링 장치.
- 보유기관
- 성균관대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
* 원리와 구성 본 기술은 삼중그리드를 이용한 반도체 식각용 중성빔 소오스(NEUTRAL BEAM SOURCE)에 관한 것으로서, 플라즈마 발생챔버와 그리드 어셈블리와 반사체를 구비한 중성빔 식각장치에 있어서, 상기 그리드 어셈블리(15)는 3개의 그리드를 중첩시켜서 이루어지되, 플라즈마 발생챔버에 인접된 최상부의 제1그리드(15A)에는 양(+)전압을 인가하여 가속시키고, 중간부의 제2그리드(15B)에는 접지를 연결하며, 최하부의 제3그리드(15C) 및 반사체에는 상기 제1그리드 보다 낮은 양(+)전압을 인가함으로써, 낮은 이온 에너지에서도 높은 이온 플럭스(FLUX)량을 얻을 수 있다. * 배경 중성빔 식각 장치의 그리드 부분을 좀 더 세분화 하고 구체화 한 것으로서 기존의 중성빔 flux를 좀더 향상시키고 낮은 에너지의 중성빔을 얻기 위하여 기술개발하였다. * 중요성 및 독창성 중성빔의 에너지를 감소시키기 위하여 이온의 에너지를 감소시키고자 하였으며, 중성빔의 발생량은 증가시키면서 낮은 에너지를 가질 수 있도록 하였다.* 적용제품 및 경쟁제품 반도체 식각용 장비 및 공정 * 특징 및 장점- 첫째, 중성빔의 에너지를 감소시키기 위하여 이온의 에너지를 감소시키고자 하였으며, 중성빔의 발생량은 증가시키면서 낮은 에너지를 가질 수 있도록 하였다.- 둘째, 반도체 식각용 장비 및 공정은 차후세대에 적용하기 위한 장비 및 공정의 개발로서 현재 선진국에서도 아직 생산에 적용할 만한 기술을 확보하지 못하고 학계를 통하여 주로 연구개발하고 있는 상황이다. 따라서 이와같은 기술의 개발을 가능한 빨리 원천적으로 개발하는 것만이 차후세대에 있어서 국가 경제 및 산업적으로 진정한 도움을 줄 수 있으므로 본 기술개발은 필요하며 또한 시급한 실정이다.
- 보유기관
- 성균관대학교
- 등록일
- 2006-05-30
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
* 원리 및 구성 본 기술은 모듈식 초대면적 플라스마 발생장치에 관한 것으로서, 식각 기판이 장착되는 스테이지가 구비된 반응챔버와, 상기 반응챔버 내에서 나란히 배치되어 있으며 일측은 전원에 타측은 접지되어 있는 다수의 안테나 봉과, 상기 안테나 봉을 중심으로 양쪽에 각각 배치되는 자성체로 구성된 초대면적 플라스마 발생장치에 있어서, 길이방향 양단에 관통공(1431)이 형성되어 있고, 내부에는 길이방향으로 홈(1432)이 형성되어 있는 조립 케이스(1430)과, 상기 조립 케이스(1430)의 홈(1432) 위에 덮여진 쿼츠 창(1433)과, 상기 조립 케이스(1430)의 관통공(1431)에 끼워져서 설치되는 안테나 봉(1410)과, 상기 안테나 봉(1410)의 둘레에 진공 공간을 개재하여 설치된 수지관(1420)으로 구성되며, 반응챔버(1100)를 관통하여 설치되어 있는 안테나 조립체(1400)와; 길이방향 양단에 관통공(1531)이 형성되어 있고, 내부에는 길이방향으로 홈(1532)이 형성되어 있는 조립 케이스(1530)과, 상기 조립 케이스(1530)의 홈(1532) 위에 덮여진 쿼츠 창(1533)과, 상기 조립 케이스(1530)의 관통공(1531)에 끼워져 설치되는 자성체(1510)와, 상기 자성체(1510)의 둘레에 진공 공간을 개재하여 설치된 수지관(1520)으로 구성되며, 반응챔버(1100)를 관통하여 설치되어 있는 자성체 조립체(1500)와; 를 포함하여 구성되어 있는 것을 특징으로 한다* 배경 내장형 병렬 안테나를 구비하는 대면적 처리용 유도결합 플라즈마 소오스는 기존의 대면적용 선형 안테나가 극 초대면적으로의 확장 시 생길 수 있는 정상파 효과를 없앤 병렬 안테나이다. 이는 기판의 면적이 현재보다 더욱더 커져도 각각의 플라즈마 소오스를 더하거나 보강함으로써 확장성이 가능한 플라즈마 소오스라 할 수 있겠다. 이러한 소스위에 자장을 인가함으로써 대면적 플라즈마에서 가장 중요한 플라즈마 균일도를 획기적으로 증가시킬 수 있었다* 중요성 및 독창성TFT-LCD 그리고 PDP등의 초대면적 기판을 기본적으로 사용하는 디스플레이 산업에 있어 고밀도 고효율, 그리고 높은 플라즈마 균일도를 가진 소오스의 필요성이라는 측면에서 고려해 보았을 때, 자장강화된 외장형 선형 안테나를 구비하는 대면적 처리용 유도 결합 플라즈마 소오스는 이러한 산업에 있어 핵심적인 기술중에 하나이며, 기술적인 면에서 대면적화하기 용이하다* 적용제품 및 경쟁제품 - 반도체 식각용 장비 및 공정* 주요 적용제품 - 대면적의 평판 패널 디스플레이(FPD) 장치의 제조공정, 반도체 소자의 제조공정* 특징 및 장점 - 첫째, 반도체 소자의 제조공정 뿐만 아니라 대면적의 평판 패널 디스플레이(FPD) 장치의 제조공정에서 대면적에 걸친 균일한 플라즈마 형성에 이르기 까지 본 기술은 부식가스에 의해 쿼츠 창이 손상되었을 경우에도 수지관에 의해 진공을 유지할 수 있어 그 기능의 연속성을 유지할 수 있다.- 둘째, 교체 및 유지보수가 용이하다
- 보유기관
- 성균관대학교
- 등록일
- 2006-05-30
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 약액을 이용한 반도체 웨이퍼 에칭 공정에 관한 기술로서, 보다 상세하게는 약액 공급 및 약액 재활용에 관한 것이다.본 기술을 포함한 기술군은 현재 주로 반도체 웨이퍼 에칭 공정등의 분야에 응용되어 제품화 되고 있다.본 기술은 기존의 방법과 전혀 다른 방법으로 웨이퍼 표면에 약액을 공급하는 방식으로요즘 중요시 되고 있는 특허 분쟁을 필할 수 있다. 그러한 이유로 중요성이 증가하고 있다.본 기술은 크게 약액 공급 방식 및 약액 재활용방식으로 그 구성이 이루어지며, 각 구성에 대한 내용은 다음과 같다. - 첫째, 약액 공급 방식 약액을 직접 웨이퍼 표면에 공급하는 방식이 아닌, 약액 분사 노즐 날개 표면을 타고 흐르는 방식. 또한 약액 분사 노즐에 PN2 분사 노즐이 함께 있어 웨이퍼 표면을 Warter Mark 없이 DRY 해줌. - 둘째, 약액 재활용 방식 웨이퍼 에칭에 사용되는 약액은 공정에 따라 여러 종류의 약액을 사용하게 된다. 사용되는 약액에 대해 USER의 요청등에 따라 재활용하게 되는데, 이를 위한 방식으로 순환셔터를 이용하여 해당되는 약액을 선별적으로 재활용 할 수 있다.
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 고정밀 패턴을 형성하는 방법에 관한 것으로서, 저에너지 전자빔을 사용하여 방향족 이민 단분자층에 단시간 내에 고정밀, 즉 마이크로 또는 나노미터 수준의 패턴을 형성하는 방법에 관한 것이다.지금까지의 표면 패턴 형성은 주로 고분자 박막을 감광저항제(photoresist)로 이용한 광전사법(photolithography)에 의해 이루어져 왔으나 이러한 방법을 통해 나노미터 크기의 고정밀 패턴을 구현하는 데는, 사용 가능한 빛의 파장과 그에 따른 장치 및 기술의 확보, 고분자 자체의 해상도 한계 등이 문제가 되어 많은 어려움을 겪고있다. 본 기술은 치환 또는 비치환된 말단 고리를 갖는 방향족 이민 분자층을 기질 상에 형성하고, 상기 방향족 이민 분자층의 이민 결합을 선택적으로 구조 변환시키며, 이민 결합이 선택적으로 구조 변환된 상기 방향족 이민 분자층을 가수분해하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법을 제공한다. 본 기술에 따르면, 기질 표면에 친수성과 소수성으로 구별되는 고정밀 나노패턴을 단시간 내에 원하는 모양으로 형성할 수 있고, 반도체 재료분야 및 고집적 바이오 칩을 개발하는 데 유용하다.본 기술에서는 치환 또는 비치환된 말단 고리를 갖는 방향족 이민 분자층을 기질 상에 형성시키는 단계, 상기 방향족 이민 분자층의 이민 결합을 선택적으로 구조 변환시키는 단계, 이민 결합이 선택적으로 구조 변환된 상기 방향족 이민 분자층을 가수분해하는 단계를 포함하는 것을 특징으로 하는 패터닝 방법을 제공한다.본 기술에 따르면, 상기 치환 또는 비치환된 말단 고리를 갖는 방향족 이민 분자층은 기질 상에 자기조립된 아미노실란 분자층 또는 아미노티올 분자층의 아민기와, 치환 또는 비치환된 말단 고리를 갖는 방향족 알데히드를 반응시켜 얻어지는 것을 특징으로 한다.본 기술에 따르면, 기질 표면에 친수성과 소수성으로 구별되는 고정밀 패턴을 단시간 내에 원하는 모양으로 형성할 수 있다. 이와 같이 만들어진 패턴은 고분자 공중합체의 코팅과 선택적인 표면의 에칭을 수반하는 기초 표면으로 사용되어, 반도체 재료분야에 그 응용성이 기대되어진다. 또한 반응성이 좋은 아민기를 가지고 있어, 효소 혹은 갖가지 기능성 물질을 나노 수준에서 조절하여 도입할 수도 있으므로, 각종 고집적 센서를 개발하는 데 매우 중요한 기능을 수행할 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 기질상에 고정밀 패턴을 형성하는 방법에 관한 것으로서, 구체적으로는 저에너지 전자빔을 사용하여 자기조립 단분자층에 고정밀 패턴을 형성하는 방법에 관한 것이다. 지금까지의 표면 패턴 형성은 주로 고분자 박막을 감광저항제(photoresist)로 이용한 광전사법(photolithography)에 의해 이루어져 왔으며, 또한 자기조립 단분자층을 이용한 완전히 새로운 개념의 패턴닝 기술, 즉, 소프트 전사법(soft lithography), 원자현미경의 탐침(tip)을 이용한 표면의 나노패턴닝 기술, 초점화된 이온빔이나 전자빔을 이용한 기술이 개발되어져 왔으나 기존의 광전사법에서 문제시 되었던 빛의 회절 현상등을 피할 수 있고, 수 nm에 이르는 고분해능의 패턴을 얻을 수 있다는 장점을 가지긴 하지만, 하나하나 원하는 패턴을 그려가야 하므로 비교적 긴 시간을 필요로 한다는 문제점과 함께, 전자빔을 초점화할 수 있는 아주 고가의 장비를 필요로 하므로 경제적인 측면에서 손쉽게 이용하기 어렵다는 문제점을 지닌다.상기 기술적 과제를 달성하기 위하여 본 기술에서는,아미노 화합물의 분자층이 형성되어 있는 기질 상에 존재하는 아민기를 선택적으로 구조 변환시키는 단계를 포함하는 것을 특징으로 하는 고정밀 패턴 형성 방법을 제공한다본 기술에 따르면, 기질 표면에 친수성과 소수성으로 구별되는 고정밀 패턴을 단시간내에 원하는 모양으로 형성할 수 있다. 이와 같이 만들어진 패턴은 고분자 공중합체의 코팅과 선택적인 표면의 에칭을 수반하는 기초 표면으로 사용되어, 반도체 재료분야에 그 응용성이 기대되어진다. 또한 반응성이 좋은 아민기를 가지고 있어, 효소 혹은 갖가지 기능성 물질을 나노 수준에서 조절하여 도입할 수도 있으므로, 각종 고집적 센서를 개발하는 데 매우 중요한 기능을 수행할 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 갈륨 나이트라이드계 광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 반사 억제층을 구비한 갈륨 나이트라이드계 광소자 및 그 제조방법에 관한 것이다. 갈륨 나이트라이드계 발광소자는 빛을 발산하는 p형 갈륨 나이트라이드(p-GaN) 영역 상에 대개 10nm 정도의 두께를 가지는 p형 전극(p형 투명 금속 전극)이 코팅되어 있다. 따라서, 갈륨 나이트라이드계 발광소자는 소자의 내부 활성층에서 발산된 빛이 공기중으로 투과되어 나올 때 상기 p형 전극으로 인해 빛의 일부는 투과되지 못하고 공기와의 계면에서 반사되어 내부에 갇혀 버리게 된다. 이러한 반사로 인한 빛의 손실은 30% 이상으로 이에 따라 광출력이 감소된다. 본 기술은 상술한 빛 손실 문제를 해결하여 빛 발산이 향상된 갈륨 나이트라이드계 광소자를 제공하고 상기 빛 발산이 향상되고 공정 수율을 증대시킬 수 있는 갈륨 나이트라이드계 광소자의 제조방법을 제공한다.본 기술의 갈륨 나이트라이드계 광소자는 기판 상에 형성된 n-GaN막과, 상기 n-GaN막 상에 형성된 활성층과, 상기 활성층 상에 형성된 p-GaN막과, 상기 p-GaN막, 활성층 및 n-GaN막을 선택적으로 식각하여 상기 n-GaN막을 노출하도록 마련된 트랜치 내에 형성된 n형 전극과, 상기 p-GaN막 상에 형성된 p형 전극과, 상기 n형 전극 및 p형 전극의 표면 일부에 형성된 본딩 금속 패턴과, 상기 p형 전극의 표면, 트랜치의 측벽 및 n형 전극 상에, 상기 활성층에서 발산된 빛이 반사되지 못하게 함과 아울러 금 와이어 본딩시 금 와이어 본딩 금속과 상기 트랜치의 측벽이 단락되는 것을 방지하도록 Si3N4층 또는 SiOxNy층으로 형성된 반사 억제층을 구비하여 이루어진다. 본 기술의 갈륨 나이트라이드계 광소자는 p-GaN막 상의 p형 전극 위에 반사 억제층을 형성함으로써 광출력을 증가되고, 제조 공정시는 금 와이어 본딩시 일어날 수 있는 단락에 의한 소자 수율 저하를 방지할 수 있다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명의 경우 현재까지 격자정합이 되는 기판의 부재로 사파이어나 SiC기판 등을 사용하며, 이종성장시 나타나는 선결합과 점결합등의결함을 줄이기 위해 복잡하고 비용이 많이 드는 ELOG,Pendeo epitaxy, SEG등의 성장방법을 이요한다. 그러나 이 기판은 근본적으로 저비용, 대면적화 등릐 효율성에 있어 심각한 문제점을 가지고 있다.본 발명은 질화물 반도체 및 그 제조방법에 관한 것으로 n형 Si기판상에 고품위, 고농도의 P형 질화갈륨층을 보다 단순한 공정과 저비용으로 성장시킬 수 있는 질화갈륨 및 반도체 그 제조방법에 관한 것이다.이를 위해, 기판 사에 버퍼층을 형성하는 단계와 상기 버퍼층에 인위적으로 도핑을 하지 않은 질화갈륨층을 형성하는 단계를 포함하는 질화물 반도체 및 그 제조방법을 제공한다.본 발명에 따른 질화물 반도체 및 그 제조방법은, Si기관상에 버퍼층을 이용하여 도핑하지 않은 질화갈륨층을 성장시켜, 기존의 방법에 의한 P형 박막보다 고품위, 고농도의 P형 질화갈륨 박막을 보다 단순한 공정과 저비용으로 성장시킬 수 있는 장점이 있다.또한, 기판으로 Si를 이용하므로, 반도체의 대형화 추세에 탄력적으로 적응할 수있고,저비용으로 구현할 수 있게 한다.또한, n형 기판상에 p형 질화갈륨 박막 성장시 버퍼층을 사용하는데, 상기 버퍼층의 성장조건에 따른 4족 원소들을 이용한 GaN계열 박막을 전도성을 제어할 수있다.
- 보유기관
- 경북대학교
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체라인 등에서 화학 증착(chemical vapor deposition) 공정시 화학 전구체(precursor)가 담긴 용기 내에 있는 유체의 양을 측정할 수 있는 진단기술이다. 일반적으로 화학증착은 특수한 화합물(화학 전구체)을 증기상태로 만든 다음 원하는 물체의 표면에서 분해/흡착되도록 하여 물체의 표면에 박막의 상태로 어떤 성분을 코팅하는 것으로 반도체 핵심공정 중의 하나이다. 한편 화학전구체는 용기 내에 보관되어 있다가 공정이 시작되면 반응로로 들어가 증착공정이 시작되게 된다. 따라서 용기 내 남아있는 전구체의 양을 정확히 측정하여 전구체의 교체시기를 판단하는 것이 매우 중요하다. 만일 전구체가 고갈된 상태에서 증착공정이 진행된다면 증착 후 박막의 두께, 균일도 등에 문제가 생기게 되어 현재 반도체라인 등에서는 이런 위험성 때문에 상당량의 전구체가 남아있을 때 교체를 해버려 경제적 손실이 매우 크다고 할 수 있다. 따라서 본 기술에서는 초음파 진단기를 이용, 용기 내부의 유체의 깊이를 측정, 잔존량을 정확히 진단할 수 있는 기술임. 화학 증착 공정 시 용기 내의 전구체 잔존량 진단장치 및 진단방법에 의하면, 반도체 제조공정 중 웨이퍼의 화학 증착 공정에서 초음파를 이용하여 전구체의 수위를 실시간으로 측정하여 전구체의 고갈로 인한 피해를 사전에 방지함으로써 제품 불량율을 현저하게 감소시킬 수 있는 효과가 있다. 또한 전구체의 정확한 교체시기를 알 수 있으므로 전구체의 사용기간을 최대로 연장할 수 있다는 경제적 잇 점이 있다.한편 기존의 화학전구체 진단을 위한 몇몇 센서들이 개발되었으나 거의 모두가 센서를 용기내로 삽입한 후 측정하는 기술이라 toxic한 전구체 증기로 인해 센서가 손상을 입어 시간이 지남에 따라 재현성 및 신뢰성에 문제가 생기게 되어 반도체양산에는 적용이 힘들다.본 기술은 센서를 용기밖에 설치하고 측정하는 기술이라 다른 어떤 기술보다도 재현성 확보가 쉽고 정확성 또한 뛰어나 추후 반도체 라인 등 산업체에 적용시 높은 경제적 효과가 기대된다.
- 보유기관
- 한국표준과학연구원
- 등록일
- 2006-05-23
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체 공정의 PECVD장비 및 건식식각장비에서 전자밀도를 실시간으로 측정하는 계측분야로써 실시간으로 전자밀도를 측정할 수 있을 뿐만아니라 동시에 플라즈마상태 및 공정조건의 변화 등을 관측할 수 있는 공정장비의 모니터 장치이다. 이 장치는 cutoff probe라 부르며, 그림1에 나타난 바와 같이 안테나 부분에 해당하는 probe 부, 마이크로파 생성 및 분석하는 부분으로 구성 되어 있다. 안테나는 마이크로파를 송신하는 송신안테나, 마이크로파를 수신하는 수신안테나로 구성되어 있다. 현재 마이크로파 생성 및 수신하는 장치로 네트웍 분석기를 사용하고 있다. 네트웍 송신단자에 송신안테나를 동축선을 이용하여 연결하고 수신단자에 수신안테나를 연결하여 시스템을 구성한다. 마이크로 전자기파의 주파수를 sweep하면서 수신되는 전자기파의 신호크기를 분석하여 플라즈마 주파수에 해당하는 cutoff 주파수를 측정함으로써 플라즈마 전자밀도를 측정한다. 플라즈마 주파수에 해당하는 전자기파는 플라즈마를 통과하지 못하고 cutoff 되어 반사되기 때문에 수신안테나에 거의 도달하지 못하게 되어 플라즈마 주파수를 측정할수 있다. 이 probe는 RF 진동이나, 공정의 영향을 받지 않고 혼합가스에서도 전자밀도를 측정할수 있기 때문에 공정 플라즈마의 전자밀도를 측정할수 있음은 물론이고 플라즈마공정 상태의 변화를 모니터할수 있는 기능까지 가지고 있다. 본 기술은 플라즈마를 이용하는 박막 PECVD공정장비 및 플라즈마를 이용한 건식식각공정장비 등에 적용하여 실시간으로 플라즈마 변화를 측정함으로써 공정이상 유무를 실시간으로 모니터할수 있어 공정의 reliability 향상 및 장비이상발생시 즉각 대처 가능함으로써 생산성을 높일수 있다. 산화막 및 Si 막 식각 시 또는 증착 시 전자밀도 측정가능. 반도체식각 및 CVD공정 중 실시간 플라즈마 변화 측정 공정장비 상태 모니터 가능※ 특허 출원 : 10-2003-0050408 (플라즈마 전자밀도 측정 및 모니터링 장치) 2003.7.23) 등록번호 473794 (2005. 2.18)
- 보유기관
- 한국표준과학연구원
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 약액을 이용한 반도체 웨이퍼 에칭공정에 관한 기술로서 보다 상세하게는 약약 공급 및 약액 재활용에 관한 것이다. 본 기술을 포함한 기술군은 현재 주로 반도체 웨이퍼 에칭공정등의 분야에 응용되어 제품화 되고 있다.본 기술은 기존의 방법과 전혀 다른 방법으로 웨이퍼 표면에 약액을 공급하는 방식으로 요즘 중요시 되고 잇는 특허 분쟁을 필할 수 있다. 그러한 이유로 중요성이 증가하고 있다. 본 기술은 크게 약액 공급 방식 및 약액 재활용방식으로 그 구성이 이루어지며, 각 구성에 대한 내용은 다음과 같다.첫째 : 약액 공급 방식-> 약액을 직접 웨이퍼 표면에 공급하는 방식이 아닌, 약액 분사 노즐 날개 표면을 타고 흐르는 방식 또한 약액 분사노즐에 PN2 분사 노즐이 함께 있어 웨이퍼 표면을 Water Mark 없이 DRY해줌둘째 : 약액 재활용 방식->웨이퍼 에칭에 사용되는 약액은 공정에 따라 여러 종류의 약액을 사용하게 된다. 사용되는 약액에 대해 USER의 요청등에 따라 재활용하게 되는데, 이를 위한 방식으로 순환셔터를 이용하여 해당되는 약액을 선별적으로 재활용 할 수 있다.본 기술을 포함한 기술군은 현재 주로 반도체 웨이퍼 에칭 공정등의 분야에 응용되고 제품화되고 있다. 본 기술이 위 응용분야의 기존 기술보다 뛰어난 장점 및 특징은 다름과 같다.- 첫째, 웨이퍼 에칭 공정이 실시 되는 챔버부의 축소로 설비 사이즈가 축소 된다. - 둘째, 순환 셔터를 이용하여 약액을 재활용하므로 공정에 소요되는 경비를 절감 할 수 있다.- 셋째, 분사되는 약액이 웨이퍼 표면 전면적에 간접 전달 된다.- 넷째, 약액 분사와 PN2 분사가 하나의 분사 노즐에서 이루어지므로, 구조가 심플하다.- 다섯째, 구조가 심플해지므로 설비 제작 원가절감을 이룰 수 있다.- 여섯째, 국내외 설비 판매에 있어 특허 분쟁을 피할 수 있다.- 일곱째, 웨이퍼 직경이 12"이상 커질 경우 설비 Size 커짐에 대한 우려가 적다.
- 보유기관
- (재)충남테크노파크
- 등록일
- 2006-08-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명의 특징은 초임계 단일상 유체의 신속한 형성 및 안정적 유지가 가능하며, 공정이 간소하되고 소요시간이 단축되면서도 효과가 우수한 세정 장치 및 이에 사용되는 고압세정기이다. 특히 이 기술은 반도체/MEMS 제조산업, 각종 정밀부품 및 기계류 세정, 원자력 발전소 등의 특수 업체의 피복 세정과 같은 다공성 소재 및 전자 부품 소자의 초정밀 세정 분야에 다양하게 적용 및 응용될 수 있으며, 이는 반도체 산업의 세정장비에 적용시, Stripping 공정 단순화 또한 꾀할 수 있다.초임계 단일상 유체의 신속한 형성과 유지를 통한 세정, 헹굼 및 건조의 연속 조업이 가능한 공정을 구성하고 있는 세정장치와 이에 사용되는 안전하고 세정효율이 높은 자동화 고압세정기이다. 이러한 우수한 세정공정을 위하여, 고압세정기에 웨이퍼를 장착하는 단계, 상기 고압세정기 내에 저압의 고순도 기체 이산화탄소를 주입하는 단계, 상기 고압세정기 내에 초임계 세정압력보다 낮은 압력의 이산화탄소를 주입하는 단계, 상기 고압세정기 내에 세정용 첨가제와 초임계 상태의 이산화탄소가 혼합된 초임계 상태의 균질 투명상 혼합물을 초임계 세정압력으로 주입하여 상기 웨이퍼를 세정하는 단계, 상기 고압 세정기 내에 헹굼용 첨가제와 초임계 상태의 이산화탄소가 혼합된 초임계 상태의 헹굼용 혼합물을 주입하여 상기 웨이퍼를 헹구는 단계와, 상기 고압세정기의 혼합물로 부터 이산화탄소를 분리하는 단계를 구비하는 것을 특징으로 하는 세정 공정을 제공한다. 이는 반도체산업에서의 세정공정의 비중이 큼으로 반도체 세정장비업체로의 특화 가능성이 크며, 기존 습식세정장비의 대체 가능성으로 시장성 역시 크다.
- 보유기관
- 서강대학교
- 등록일
- 2006-09-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 공정이 간소화되고 소요시간이 단축되면서도 효과가 우수한 세정공정을 위하여, 고압세정기에 웨이퍼를 장착하는 단계와, 상기 고압세정기 내에 저압의 고순도 기체 이산화탄소를 추입하는 단계와, 상기 고압세정기 내에 초임계 세정압력보다 낮은 압력의 이산화탄소를 주입하는 단계와, 상기 고압세정기 내에 세제용 첨가제와 초임계 상태의 이산화탄소가 혼합된 초임계 상태의 균질 투명상 혼합물을 초임계 세정압력으로 주입하여 상기 웨이퍼를 세정하는 단계와, 상기 고압세정기 내에 헹굼용 첨가제와 초임계 상태의 이산화탄소가 혼합된 초임계 상태의 헹굼용 혼합물을 주입하여 상기 웨이퍼를 헹구는 단계와, 상기 고압세정기의 혼합물로부터 이산화탄소를 분리하는 단계를 구비하는 것을 특징으로 하는 세정공정을 제공한다.본 발명의 세정장치 및 이에 사용되는 고압세정기에 따르면, 세정공정을 단순화시키고 세정에 소요되는 시간을 단축시키면서도 우수한 세정효과를 얻을 수 있다. 이는 초임계 단일상 유체 형성을 위한 최적의 첨가제 배합 기술, 공정이 간소화 되면서도 초임계 단일상의 신속한 형성 및 유지가 가능하여 소요시간이 단축되고 효과가 우수한 세정공정을 제공하는 기술적 특징을 가진다. 이로인해 반도체산업에서의 세정공정의 비중이 큼으로 반도체 세정장비업체로의 특화가능성이 크며, 또한 습식세정장비의 대체가능성이 크므로 시장성 또한 크다.
- 보유기관
- 서강대학교
- 등록일
- 2006-11-08
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 플라즈마 공정에 대한 이론적 모델을 통해 전산모사를 효율적으로 수행할 수 있도록 한 플라즈마 공정 챔버의 최적화 진단시스템 및 진단방법에 관한 것이다. 본 발명은 플라즈마 챔버 내부에서 일어나는 물리/화학적 변화에 대한 기초 이론적 모델의 수치 해석을 통해 플라즈마 챔버를 전산모사하는 시뮬레이터와; 상기 플라즈마 챔버의 전산모사에 대한 시작이나 종료 등 시뮬레이터의 구동을 제어하는 서버와; 상기 플라즈마 챔버의 전산모사에 대한 모든 입력 및 출력 데이터를 생성/관리/제어하는 클라이언트를 포함하는 VIP-SEPCAD로 구성된다.; 본 발명에 의하면, 플라즈마 및 표면화학반응에 중요한 역할을 하는 화학적 활성종들의 특성을 효율적으로 제어할 수 있어 반도체의 품질 및 생산성을 향상시킬 수 있다. 또한, 플라즈마를 효율적으로 종합 진단/측정할 수 있으며, 플라즈마 챔버의 설계와 공정조건을 최적화 할 수 있다.본 발명에 따른 플라즈마 공정 챔버의 최적화 진단 시스템 및 진단 방법에 의하면, 플라즈마에 대한 이론적 모델 및 이를 연계한 전산모사를 통해 플라즈마 챔버 내부에서 일어나는 다양한 물리/화학적 현상들에 대한 특성을 용이하게 파악/예측할 수 있다.또한, 사용자가 플라즈마 챔버의 구조 설계 및 운전조건들을 용이하게 입력할 수 있고, 필요한 이론 모델만의 선택으로 전산모사를 실행할 수 있으며 그에 따라 선택적인 특성분석이 가능함은 물론 전산모사하는 동안 중간결과를 지속적으로 추적하여 분석할 수 있는 장점이 있다.또한, 플라즈마 및 표면화학반응에 중요한 역할을 하는 화학적 활성종들의 특성을 효율적으로 제어할 수 있어 반도체의 품질 및 생산성을 향상시킬 수 있다.또한, 본 발명은 플라즈마를 효율적으로 종합 진단/측정할 수 있으며, 플라즈마 챔버의 설계와 공정조건을 최적화 할 수 있다. 따라서, 플라즈마 장비의 개발에 소요되는 시간과 비용을 절감할 수 있고, 장비의 성능을 극대화시킬 수 있는 장점이 있다.
- 보유기관
- 호서대학교
- 등록일
- 2007-01-03
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명에 따른 반도체 소자내의 불순물 농도분포 측정시스템은 주사탐침현미경(100), 상기 주사탐침현미경의 일부 구성요소로서, 통전이 가능하도록 고경도의 전도성 박막이 적층되어 있는 실리콘 탐침(10), 상기 실리콘 탐침(10)의 외팔보(11)에 연결되어 교류전류를 공급하며, 상기 실리콘 탐침(10)과 반도체 소자 샘플간의 접점에서 발생하는 열전전압 신호를 분리하는 록인 증폭기(200), 상기 반도체 소자 샘플의 하부에 연결되어 통전이 되도록 하는 반도체 샘플 고정부(300),상기 반도체 샘플 고정부(300)에 연결되어 신호측정시 구동전압을 제거하는 가변저항기(400), 및 상기 가변저항기(400)에 연결되어 탐침이 반도체 샘플 표면을 주사하는 동안 전류의 크기를 일정하게 유지시키는 부가저항(500)을 구비하는 것을 특징으로 하며, 대기중에서 작동이 가능한 접촉식 측정방법으로서 접촉면적이 감소함에 따라 분해능 및 측정감도가 향상되는 나노스케일의 공간 분해능을 가지고, 비파괴적인 측정시스템으로서, 도핑되는 불순물이 n형인지 p형인지를 신속히 판별할 수 있을뿐만 아니라, 지면형상과 불순물의 농도를 동시에 측정할 수 있다는 장점이 있다.본 발명에 따른 반도체 소자내의 불순물 농도분포 측정시스템은 대기중에서 작동이 가능한 접촉식 측정방법으로서 접촉면적이 감소함에 따라 분해능 및 측정감도가 향상되는 나노스케일의 공간 분해능을 가지며 비파괴적인 측정시스템이라는 장점이 있고, 도핑되는 불순물이 n형인지 p형인지를 신속히 판별할 수 있을뿐만 아니라, 지면형상과 불순물의 농도를 동시에 측정할 수 있다.본 발명에 따른 반도체 소자내의 불순물 농도분포 측정시스템은 대기중에서 작동이 가능한 접촉식 측정방법으로서 접촉면적이 감소함에 따라 분해능 및 측정감도가 향상되는 나노스케일의 공간 분해능을 가지며 비파괴적인 측정시스템이라는 장점이 있고, 도핑되는 불순물이 n형인지 p형인지를 신속히 판별할 수 있을뿐만 아니라, 지면형상과 불순물의 농도를 동시에 측정할 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 중성자 핵전환(Transmutation) 도핑(doping) 공정을 이용하여 반도체 나노선에 중성자를 조사하여 불순물로 작용하는 원자들을 생성하는 방법에 관한 것으로서, 기판 상부에 반도체 나노선을 성장시키는 성장과정; 반도체 나노선에 중성자를 조사하여 상기 반도체 나노선 내부에 존재하는 원자들에 변환을 주는 핵전환공정을 이용하여 상기 반도체 나노선을 도핑하는 도핑과정; 및 상기 중성자가 도핑된 반도체 나노선을 열처리하는 열처리과정으로 이루어진 것을 특징으로 한다.상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명은 중성자 핵전환(Transmutation) 도핑(doping) 공정을 이용하여 반도체 나노선에 중성자를 조사하여 불순물로 작용하는 원자들을 생성하여 반도체 나노선에 불순물이 균일하게 도핑될 수 있도록 하는 효과가 있다.또한, 본 발명은 반도체 나노선에 중성자를 조사하여 도핑한 후에 반도체 물질을 열처리를 하여 반도체 나노선에 불순물이 균일하고 일정하게 도핑되도록 하는 효과를 달성한다.또한, 본 발명은 도핑한 반도체 나노소자를 열처리함으로써 빠른 중성자에 의해서 발생된 데미지를 제거해 줄뿐만 아니라 열중성자에 의해 발생된 원치 않는 효과도 제거할 수 있도록 하는 효과를 달성한다.또한, 본 발명은 반도체 나노선에 중성자 핵전환 도핑을 이용하여 불순물을 치환하는 방법을 이용하는 것으로 나노선을 나노소자로서의 응용 가능하도록 하여 나노소자에 대한 연구가 산업화에 이용될 수 있도록 하는 효과를 달성한다.또한, 본 발명은 중성자의 조사시간을 조절하여 원하는 농도의 불순물 도핑이 가능하도록 하여 나노소자로서의 이용효과를 향상시킬 수 있도록 하는 효과를 달성한다.또한, 본 발명은 열처리를 이용하여 도핑된 불순물이 구성원자 사이에 자리잡게 하여 균일하게 도핑되도록 하는 효과를 달성한다.
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 P채널 트랜지스터와 N채널 트랜지스터를 함께 구비하여 사용하는 폴리실리콘형 박막트랜지스터 액정표시장치의 N채널 박막트랜지스터 제조방법에 관한 것으로서, 보조막을 이용하여 게이트막을 등방성 식각하여 게이트 보조막보다 게이트막이 좁게 패턴을 형성하며 이온주입하여 소오스영역 및 드레인영역을 형성한 후 열처리함으로써 활성층을 완벽하게 결정화하여 소오스영역과 드레인영역과 채널영역과의 접합부에 불순물 농도가 낮게 주입된 LDD 공정을배제하였으며 특히 부분 비정질화로 인해 발생한 소자 특성 저하에 대한 문제를 개선하는 데 뛰어난 효과가 있다.이상과 같이 본 발명은 도면을 통하여 설명한 바와 같이, 본 발명은 P채널 트랜지스터와 N채널 트랜지스터를 함께 구비하여 사용하는 폴리실리콘형 박막트랜지스터 액정표시 장치의 N채널 박막트랜지스터 제조방법에 관한 것으로서, 보조막을 이용하여 게이트막을 등방성 식각하여 게이트 보조막보다 게이트막이 좁게 패턴을 형성하며, 이온주입하여 소오스영역 및 드레인영역을 형성한 후 열처리함으로써 활성층을 완벽하게 결정화하여 소오스영역과 드레인영역과 채널영역과의 접합부에 불순물 농도가 낮게 주입된 LDD 공정을 배제하였으며, 특히 부분 비정질화로 인해 발생한 소자 특성 저하에 대한 문제를 개선하는 데 뛰어난 효과가 있으므로 반도체 산업상 매우 유용한 발명인 것이
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 반도체 칩의 전압공급용 도선을 탄소나노튜브로 대치하고, 그 탄소나노튜브에 기체 또는 액체를 주입한 후적절하게 순환시킴으로써 하나의 소자로 전압공급과 방열(냉각기능)이 가능토록 하여 반도체 칩의 외부에 냉각장치인 히트싱크(HeatSink)나 팬(Fan)의 부가를 제거함으로써, 제품의 부피를 저감할 수 있도록하며, 반도체 칩 내부에서발생하는 열을 자체적으로 해결함으로써 공간 구조의 반도체를 제작할 수 있도록 도모해주는 탄소나노튜브를 사용하여 전압공급과 방열을 동시에 수행하는 반도체칩에 관한 것으로서, 이러한 본 발명은, 탄소나노튜브(CNT)를 도입하여 CNT 표면을 전압 공급선으로 사용하고 내부는 기체 또는 액체의 이동 통로로 사용함으로써 인체의 혈관과 같은역할을 수행할 수 있도록 하여, 하나의 소자(CNT)로 전압 공급과 방열 기능을 동시에 수행한다.이상에서 상술한 본 발명에 따르면, 탄소나노튜브를 도체로 생산할 수 있기 때문에 탄소나노튜브에는 액체 또는 기체를 채우고 탄소나노튜브의 표면에는 전압을 인가함으로써, 반도체칩내의 회로 내부로 에너지를 공급하면서 동시에회로 내부의 열을 방열 시킬 수 있는 효과가 있다.또한, 상기와 같은 효과로 인해 기존과 같이 반도체칩의 방열을 위해 외부에 방열장치(히트싱크, 방열팬, 기타 등등)를 구비할 필요가 없으므로, 반도체 제조 비용을 저감시킬 수 있을 뿐만 아니라 전체적인 장치의 사이즈를 줄일 수 있는 효과도 있다.
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은, 10-10Torr 이하의 초고진공 상태를 유지하는 MBE 장치 내에서 양자점 구조를 갖는 강자성 반도체 제조방법으로서, 격자구조가 섬아연광 구조인 기판의 온도를 250~350℃의 범위 내의 특정 온도를 유지하면서 상기 기판에 In, As, Mn 결정이 들어 있는 셀을 가열하여 셀로부터 나오는 증기를 분자선의 형태로 조사하여 기판물질과 InMnAs물질과의 격자부정합으로 인한 S-K mode와 Mn의 계면활성 효과 및 핵 역할로 인해서 자발적인 InMnAs 양자점을 성장시키는 단계를 포함하여 구성된다. 상기 기판은 밀러 지수가 100인 GaAs 기판이고, 상기 기판의 온도는 300℃이고 Mn/In 평형 빔 자속비는 0.4인 것이 바람직하다. 본 발명에 따르면 저온에서만 강자성을 띠는 기존의 에피택시 층 구조를 갖는 강자성 반도체와는 달리 상온 이상의 큐리 온도를 갖는 강자성 반도체를 제공할 수 있어 상온소자로서 활용할 수 있을 뿐만 아니라, 양자 컴퓨터를 구현할 수 있는 기본소자로 이용할 수 있는 효과가 있다.첫째, 저온에서만 강자성을 띠는 기존의 에피택시 층 구조를 갖는 강자성 반도체와는 달리 상온 이상의 큐리 온도를 갖는 강자성 반도체를 제공할 수 있어 상온소자로서 활용할 수 있다.둘째, InMnAs QDs의 스핀은 업과 다운이라는 명확한 구분이 가능한 2가지 상태수를 가지고 있고, 스핀의 상태를 오래동안 유지하고 있을 수 있으므로 양자 비트(quantum bit) 구현에 용이하다.셋째, 나노 크기의 InMnAs 양자점 내에서만 스핀이 분포되어 있으므로 스핀이 국소화 되어 있기 때문에 하나의 스핀을 임의로 조절할 수 있고, 양자 비트가 독립적으로 존재할 수 있다.넷째, InMnAs 양자점에서 양자구속 현상으로 인해서 소자 제작시 기존에 상상만하던 양자 비트를 구현할 수 있는 기반이 될 수 있다.다섯째, 상기와 같은 이유로 본 발명에 따른 양자점 구조를 갖는 반도체는 양자 컴퓨터(Quantum Computer)를 구현할 수 있는 기본소자로 활용될 수 있다.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 수소 및 불활성기체에 의한 화합물반도체 박막의 양자점 생성방법에 관한 것으로, 기판과 박막의 격자상수차(격자부정합)가 5% 내외가 되지 않는 기판(34)을 사용하여 GaN와 Hg 1-x Cd x Te 박막 등과 같은 화합물반도체 박막(30a)을 성장시켜 불활성기체화 작업의 후처리를 통해 상온 조절이 가능한 양자점을 형성시킬 수 있으며, 특히 수소 및 불활성 기체 플라즈마의 파워밀도나 유입량의 조절을 통해 생성되는 양자점 구조의 화합물반도체 박막(30a)의 크기와 밀도를 조절할 수 있어, 기존의 Stranski-Krastanov 방법에 비해 제작방법이 쉽고 기판(34)의 종류에 상관없이 양자점 형성이 가능할 수 있다. 이를 위해 CdTe, CdZnTe, GaAs, Al 2 O 3 , Si 등의 화합물 기판(34) 중 어느 하나를 이용하여 통상의 박막 생성방법인 LPE, MOCVD 그리고 MBE 방법 중 어느 하나를 통해 GaN, CdTe, HgCdTe와 같은 화합물반도체 박막(30a)이 성장되는 박막 성장과정과, 성장된 화합물반도체 박막(30a)을 플라즈마를 형성할 수 있는 불활성기체 공급장치의 챔버(10)에 장착시켜 발생되는 가스 플라즈마가 화합물반도체 박막(30a)에 입사되어 양자점(32)이 형성되는 양자점 형성과정으로 이루어지는 것을 특징으로 한다.본 발명에 의한 수소 및 불활성기체에 의한 화합물반도체 박막의 양자점 생성방법은, 통상의 박막 성장방법인 LPE, MOCVD, MBE 방법 등에 관계없이 화합물반도체인 GaN와 Hg 1-x Cd x Te 박막을 성장시켜 불활 성기체화 작업의 후처리를 통해 상온 조절이 가능한 양자점을 형성시킬 수 있으며, 특히 불활성기체 플라즈마의 파워밀도나 유입량의 조절을 통해 생성되는 양자점 구조의 GaN와 Hg 1-x Cd x Te 박막의 크기와 밀도를 조절할 수 있어, 기존의 Stranski-Krastanov 방법에 비해 제작 방법이 쉽고 기판의 종류에 상관없이 양자점 형성이 가능할 수 있다. 이는 결과적으로, 77K 저온을 유지하기 위해 액체질소 용기의 부착이 요구되는 것은 물론 부피가 커서 휴대성이 낮고 가격이 비싸 상용화가 어려운 기존의 화합물반도체 양자점 생성방법의 문제점을 해결할 수 있어, 기판의 종류에 관계없이 박막의 양자점 생성이 용이하면서도 가격과 부피가 줄어들고 특히 상온 동작이 가능하여 Wetting Layer가 없는 구조의 적외선 탐지소자나 기타 광소자 및 전기소자는 물론 군사용, 의료용 소자에 보다 광범위하게 적용할 수 있을 것으로 기대된다.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2007-03-15
상세보기