일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 1-5nm 정도의 작은 지름을 가지는 단층벽 탄소 나노 튜브를 제조하여 원자력 현미경(AFM)의 탐침에 위치시켜 원자크기의 물체를 이미징하는 초감도 탐침을 제공하는 방법에 관한 것이다. 이 합성방법은 화학 기상 증착법(CVD)를 사용하며, 입자 상에 나노 튜브 성장을 촉진시키는 데 철과 같은 금속의 나노 입자들을 이용한다. 철 나노 입자들의 지름은 나노 튜브의 지름을 결정하며, 실리콘 기판 상에 증착된 철 나노 입자들과 탄소원으로서 사용되는 에틸렌 가스와의 충돌을 이용하여, 기판 상에 수직하게 위치하는 지름이 조절된 단층벽 탄소 나노 튜브들을 합성한다. 이러한 나노 튜브들 중 하나를 AFM 프로브를 이용하여 AFM 탐침에 위치시키고 반데발스 힘에 의해 프로브와 결합된다.본 기술에 따른 나노 튜브 팁 최적화 기술은 고 분해능 이미징을 위한 짧은 나노 튜브 팁을 제조할 수 있는 방법에 관한 것이다. 이러한 나노 튜브 팁은 화학적으로 또는 생물학적으로 민감한 이미징을 위해 필수적인 기능을 할 것이다. 기존의 방법에 있어서 프로브를 나노 튜브에 위치시키는 작업은 지루하고 시간이 많이 소비되는 미세한 조작을 필요로 하며, 수율 또한 낮는 등, 문제점이 다수 존재하였다. 이러한 문제점을 해결하고자, 본 기술은 단층벽 탄소 나노 튜브가 장착된 AFM 프로브를 생성하는 방법을 제공한다.
- 보유기관
- (주)피앤아이비
- 등록일
- 2005-07-20
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 GaN 박막의 막질을 제어하는 진전된 방법을 제공한다. 사파이어와 같이 격자 미스매치(mismatched)된 기판 상에 양질의 GaN 에피텍셜층이 성장되도록 금속 액체인 Ga의 버퍼층이 최적화된다. 본 기술의 새로운 버퍼층은 GaN막의 전기적 또는 구조적 특징을 개선시킨다. 이러한 새로운 금속 액상 Ga 버퍼층은 GaN 소자 기술에서 주 장애물을 제거하는데 도움을 주고, 전류 밀도 및 소자 개발 기술에 도움을 준다. 부가적으로, 이러한 금속 Ga 버퍼층은 고온(1000K 또는 MBE (Molecular Beam Epitaxy)에서는 그 이하 온도)에서 GaN 주요 박막의 연속적인 2차원 핵생성 조건을 제공한다.본 기술은 기판 상에 III족 금속의 버퍼층을 형성하고, 상기 버퍼층 상에 III-N(nitride)막을 형성하는 방법을 특징으로 한다. 예를 들어, 본 기술에 따른 GaN 성장은, 에피텍셜 공정에 의해 생성되는 GaN 박막의 개선된 전기 또는 구조적 특성을 개선시킴과 동시에 격자 구조가 잘 맞지 않은 기판 상에서도 사용될 수 있다는 잠정이 있다. 또한, III-N족 박막 성장 공정에 있어서도 본 기술의 Ga버퍼층의 사용이 기대될 수 있는 효과가 있다. 이러한, 본 기술의 GaN막은 1)평판 디스플레어 2) 전계효과트랜지스터(FET) 3) 청색 및 그린 반도체 레이저 4)청색 및 그린 발광 다이오드에 적용이 가능하다.
- 보유기관
- (주)피앤아이비
- 등록일
- 2005-07-20
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 애노드, 케소드, 및 애노드와 케소드 사이에 개재된 발광층을 구비하고 상기 캐소드와 상기 발광층사이에 금속 질화물 및 금속산화물로 이루어진 군으로부터 선택된 하나이상의 물질을 포함한 전자주입층이 개재된 유기 발광다이오드 및 이의 제조방법에 관한 것임 상기 유기발광다이오드는 우수한 전기적 특성을 갖는바, 이를 이용한면 신뢰성이 향상된 평판 디스플레이를 얻을수 있음............................................................................................................................본 기술은 TOLED 의 제작에 있어서 중요한 과제중의 하나인 정공주입전극 또는 전자주입전극으로부터 발광층으로의 정공 또는 전자주입능력의 개선임. TOLED, ITEOLED의 배면 전극으로서 각각 Ag.Al이 주로 사용되는데 이를 각각 TOLED, ITEOLED의 애노드 또는 캐소드로 사용할 경우 전극과 유기물층과의 전자주입장벽이 커서 정공또는 전자주입능력이 떨어짐.. 이런 문제를 개선하기 위해 본 발명은 금속질화물 및 금속산화물 중 하나이상을 포함하는 전자주입층을 구비한 유기발광다이오드 및 이의 제조방법을 제공
- 보유기관
- 산업기술진흥원
- 등록일
- 2005-11-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
유기박막 트랜지스터(Organic Thin Film Transistor : OTFT)에 관한 연구는 1980년 이후부터 시작되었으나 근래에 들어 전 세계적으로 본격적인 연구가 진행되고 있다. 이는 OTFT가 넓은 면적 위에 소자를 제작할 경우, 낮은 공정 온도를 필요로 하는 경우, 또한 구부림이 가능해야 하는 경우, 특히 저가 공정이 필요한 경우 등에 가장 적합한 것으로 생각되고 있기 때문이다. 본 기술은 OTFT 제조 기반 기술에 관한 단위 요소 기술 등을 제공한다.본 기술은 OTFT의 성능 극대화를 위한 방안들을 제공한다. 예로, 요소 기술로서 유기 반도체 박막의 열처리 공정, 고효율 절연 재료 개발 및 단위 계면 성능 개선 방안 등을 제안한다.
- 보유기관
- 한국산업기술진흥원
- 등록일
- 2006-01-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 선택적 에피택시 공정을 이용해 향상된 정전 용량 변화비를 갖는 PN 접합의 정전 장벽 용량의 전압 의존성을 이용하는 다이오드인 반도체 소자의 가변용량 다이오드(Varactor Diode) 및 그의 제조방법에 관한 것이다. 본 기술은 유전체막 패턴을 마스크로 사용하는 선택적 에피택시 성장 방법으로 반절연 반도체 기판상에 캐소드층과 활성층 및 애노드층을 형성하여 유전체막 패턴을 마스크로 사용하는 선택적 에피택시 성장 방법으로 형성하여 캐소드층과 활성층이나 활성층 내에 삼각 형상의 공동을 형성하여 캐소드 전극의 면적이 감소된 가변용량 다이오드를 형성해서 가변용량 다이오드의 정전 용량 변화비가 캐소드 전극과 애노드 전극의 면적이 동일한 경우에 비하여 50∼200%까지 증가되어 소자의 동작 특성을 향상시킬 수 있다.기존의 기술에 따른 반도체 소자의 가변용량 다이오드는 불순물 분포만으로 충분한 크기의 정전 용량 변화비를 얻기 위해서 정전 용량 변화비를 조절해야 하는데 변화비를 얻기가 어려워 소자의 동작 특성이 떨어지는 문제점이 있었다. 그러나 본 기술의 선택적 애피택시 성정 방법으로 캐소드층과 활성층에 삼각 형상의 공동을 갖추어 정전 용량 변화비를 증가시켜 소자의 동작 특성을 향상시킬 수 있는 반도체 소자의 가변용량 다이오드로 기존의 문제점을 해소한다. 본 기술은 반도체 기판상에 형성되어 있는 제1도전형의 캐소드층과 캐소드층의 일측 상부에 형성되어 있는 전극과 캐소드층의 타측 상부에 제1도전형의 반도체층으로 형성되어 있는 활성층이 갖춰지고 활성층상에 제2도전형의 반도체층으로 형성되어 있는 애노드층과 애노드층상에 형성되어 있는 애노드전극으로 이루어진다. 그리고 반도체 기판상에 일정한 간격으로 형성된 유전체 박막패턴과 박막패턴위에 에피 성장시 캐소드층과 활성층의 일부가 성장되지 않아 형성되는 삼각형성의 공동을 갖는 특징이 있다.
- 보유기관
- (주)케이티
- 등록일
- 2006-03-06
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 p형 또는 n형 불순물이 도핑된 화합물 반도체층과 Au를 함유하는 프로빙층 사이에 네트웍 구조로 된 확산방지층을 구비한 화합물 반도체 소자 및 그 제조 방법에 관한 것이다.불순물이 도핑된 화합물 반도체층, 화합물 반도체층 상에 구비된 금속접촉층, 금속접촉층 상에 구비된 확산방지층 및 확산방지층 상에 구비된 Au를 함유하는 프로빙층을 포함하되 확산방지층의 미세구조가 비정질의 매트릭스에 결정립이 분산된 형태를 띠고, 비정질의 매트릭스는 실질적으로 천이금속의 산화물로 이루어지고 결정립은 실질적으로 금속산화물로 이루어진 것을 특징으로 한다.본 화합물 반도체 소자는 Au를 함유하는 프로빙층과 n형 또는 p형 화합물 반도체층 사이에 네트웍 구조의 확산방지층을 구비하고 있어, 고온 환경하에서 사용되더라도 프로빙층에 함유된 Au가 확산방지층의 하부로 열확산되는 것을 효과적으로 방지할 수 있다.본 화합물 반도체 소자 제조 방법은 Au를 함유하는 프로빙층을 형성하기 전에 금속접촉층 상에 네트웍 구조의 확산방지층을 형성하게 되므로, 오믹접촉 또는 쇼트키 접촉을 형성하기 위해 후반부 공정으로 수행하는 고온 열처리 공정에서 프로빙층에 함유된 Au가 확산방지층의 하부로 열확산되는 것을 효과적으로 방지하여 화합물 반도체 소자의 전기적 특성을 열화되지 못하게 한다.
- 보유기관
- 연세대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*기술 개요본 기술은 기존의 평면상의 전극인 캐소드(Cathode), 애노드(Anode) 그리고 게이트(Gate)를 모두 트렌치 구조로 대처한 횡형 트렌치 전극 절연 게이트 바이폴라 트랜지스터에 관한 것으로 드리프트 층의 폭은 19㎛로 아주 작게 설계하고 모든 전극을 트렌치 구조로 구성함으로써 횡형 트랜치 전극 절연 게이트 바이폴라 트랜지스터는 소자 크기가 작음에도 불구하고 소자의 중요한 특성인 래칭 전류밀도 특성, 항복특성 그리고 턴 오프 특성에서 다른 소자에 비해 우수한 성능이 있는 뛰어난 발명인 것이다. *기술의 독창성 및 우수성다른 제품에 비해 횡형 트랜치 전극 절연 게이트 바이폴라 트랜지스터는 소자 크기가 작음에도 불구하고 소자의 중요한 특성인 래칭 전류밀도 특성, 항복특성 그리고 턴 오프 특성에서 다른 소자에 비해 우수한 성능이 있는 뛰어난 발명인 것이다.*기술의 특징 및 장점산화막으로 형성된 p형 기판이 상부에 변조도가 발생하는 n- 드레프트 영역과 상기 n- 드레프트 영역 상부에 위치한 게이트 전극 캐소드 전극 애노드 전극과 상기 애노드 전극과 캐소드 전극 사이에 턴 온 전압이 발생하는 p+ 애노드 영역 및 n+ 버터 영역과 상기 캐소드전극과 게이트 전극 사이에 n+ 캐소드 영역 및 이중 확산 공정으로 이루어진 p+ 캐소드 영역 또는 p- 베이스 영역으로 형성되어 상기 게이트 전극, 캐소드 전극, 애노드 전극이 트렌치형으로 이루어진 것을 특징으로 하는 횡형 트렌치 전극 절연 게이트 바이폴라 트랜지스터*제품 활용소자 관련 제품트랜치 전극 절연 게이트 트랜지스터
- 보유기관
- 고려대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명에서는 기존의 범용 횡형 트렌치 절연 게이트 바이폴라 트렌지스터보다 우수한 래칭 전류밀도와 항복특성을 갖는 p+다이버터구조를 갖는 횡형 트렌치 전극형 IGBT를 제안하였다. 본 발명은 p+다이버터를 갖는 동시에 모든 전극이 트렌치 산화막으로 형성되어, 래칭 전류밀도가 증가하고, 기존의 범용횡형 트렌치 절연 게이트 바이폴라 트렌지스터의 항복전압보다 높은 항복전압을 얻을 수 있다. 본 발명은 p+ 다이버터를 갖는 동시에 모든 전극이 트렌치 산화막으로 형성되어 래칭 전류밀도도 증가하고 기존의 범용 횡형 트렌치 절연 게이트 바이폴라 트랜지스터의 항복전압보다 높은 항복전압을 얻을 수 있는 다이버터 구조의 횡형트렌치 전극 절연 게이트 바이폴라 트랜지스터에 관한 것으로 산화막으로 형성된 p형 기판 상부에 n- 드래프트 영역을 형성하여 애노드 전극과 캐소드 사이에는 p+ 다이버터 구조를 형성함으로써 본 발명 p+ 다이버터 구조의 횡형 트렌치전극 절연 게이트 바이폴라 트랜지스터는 기존의 횡형 트렌치 절연 게이트 바이폴라 트랜지스터 보다 더 높은 전류밀도와 순방향 전압에서 사용할 수 있는 매우 뛰어난 효과가 있다.횡형 트렌치 전극 절연 게이트 바이폴라 트랜지스터에 있어서, 애노드 전극(1), 캐소드 전극(2) 및 게이트 전극(3)이 모두 트렌치 산화막으로 구성되고, 상기 애노드 전극(1)과 캐소드 전극(2) 사이에 다이버터 구조를 형성한 것을 특징으로 하는 다이버터 구조의 횡형 트렌치 전극 절연 게이트 바이폴라 트랜지스터. 본 발명은 p+ 다이버터를 갖는 동시에 모든 전극이 트렌치 산화막으로 형성되어 래칭 전류밀도도 증가하고 기존의 범용 횡형 트렌치 절연 게이트 바이폴라 트랜지스터의 항복전압보다 높은 항복전압을 얻을 수 있는 다이버터 구조의 횡형 트렌치 전극 절연 게이트 바이폴라 트랜지스터에 관한 것으로 산화막으로 형성된 p형 기판 상부에 n- 드래프트 영역을 형성하여 애노드 전극과 캐소드 사이에는 p+ 다이버터 구조를 형성함으로써 본 발명 p+ 다이버터 구조의 횡형 트렌치 전극 절연 게이트 바이폴라 트랜지스터는 기존의 횡형 트렌치 절연 게이트 바이폴라 트랜지스터 보다 더 높은 전류밀도와 순방향 전압에서 사용할 수 있는 매우 뛰어난 효과가 있다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-11
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*기술개요본 기술은 수평형 트렌치 전극형 이중 채널 에미터 스취치 사이리스터를 제안하였다. 제안된 소자는 소자의 응용에 많은 문제점을 야기시키는 스냅 백현상을 보이지 않고 있으며, 기존의 소자에 비해 넓은 안전동작영역을 갖는다. 제작된 소자를 IC에 응용할 수 있음과 동시에 칩을 구현했을때 시스템의 소형화에도 일익을 담당할 것으로 판단된다. * 특징 독창성횡형 이중 채널 에미터 스위치 사이리스터에 있어서, 게이트 전극, 캐소드 전극, 애노드 전극이 트렌치 산화막 구조로 형성되고, n+ 플로팅 영역이 트렌치 전극사이에 위치하는 것을 특징으로 하는 횡형 트렌치 전극 이중 채널 에미터 스위치 사이리스터.* 기술의 특징 전압을 높임과 동시에 래칭 전류 밀도를 그대로 유지하면서 스냅-백 현상이 거의 없는 트렌치 전극 구조의 이중 채널 에미터 스위치 사이리스터에 관한 것으로 산화막으로 형성된 p형 기판 상부에 n- 드리프트 층 영역을 형성하고 각각의 캐소드 전극, 게이트 전극, 애노드 전극을 트렌치 형 구조로 형성함으로써 스냅-백 현상이 거의 없고 2차적으로 발생하는 기생사이리스터에 의한 래치 업이 늦게 발생하여 기존의 소자에 비해 넓은 안전동작영역을 갖고 기존의 범용 수평형 에미터 스위치 사이리스터와 달리 높은 내압을 유지하고 전력반도체 산업의 스마트 파워 직접회로로 제작된 소자를 IC에 응용하여 시스템을 소형화할 수 있는 뛰어난 효과가 있다.*제품활용 분야--전력반도체 산업의 스마트 파워 직접회로로 제작된 소자를 IC에 응용하여 시스템을 소형화할 수 있는 뛰어난 효과가 있다.--제작된 소자를 IC에 응용할 수 있음과 동시에 칩을 구현했을때 시스템의 소형화에도 일익을 담당
- 보유기관
- 고려대학교
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
* 원리 및 구성 본 기술은 이중 셀 구조의 MRAM에 저장된 데이터를 감지 증폭할 수 있는 비트 라인 감지 증폭기로 본 장치는 비트라인의 전압을 수신하는 제 1입력단과 상보 비트라인의 전압을 수신하는 제 2 입력단, 제 1 출력단과 제 2출력단이 있는 차동 증폭기, 전원 접압과 제 1 출력단에 접속되고 제 2 출력단의 전압에 따라 스위칭 되는 제 1 스위칭 과 전원전압과 제 2 출력단에 접속되고 제 1 출력단의 전압에 따라 스위칭 되는 제 2 스위칭 회로로 구성되어 있다. * 개발 배경MRAM은 현재 연구 및 개발이 진행 중인 비휘발성 메모리로서, 빠른 응답속도, 높은 집적도, 적은 전력소모 등의 특징을 가지고 있다. MRAM의 경우 비트라인 감지증폭기가 정상적으로 동작할 수 있는 전압차이는 약 50-100mV 정도이다. 따라서 MRAM을 메모리 셀로 사용하는 경우의 비트라인 감지증폭기의 입력단들로 들어오는 전압차이는 DRAM보다 더 작다. 그러므로 비트라인 감지증폭기는 작은 전압차이를 빠른 시간에 증폭할 수 있는 능력을 가져야 한다.* 중요성 및 독창성 본 기술에 의한 장치는 기존의 비트 라인 감지 증폭기와 거의 같은 동작 속도를 보이면서 차지하는 면적은 줄였다.* 적용제품 및 경쟁제품일반적으로 비트 라인 감지 증폭기는 비트 라인 쌍마다 설치해야 하므로, 반도체 메모리 장치에서 비트 라인 감지 증폭기가 차지하는 전체 면적은 상당히 크다. 그러나 본 기술에 의한 비트 라인 감지 증폭기를 사용하는 경우, 기존의 비트 라인 감지 증폭기와 거의 동일한 동작속도를 보이면서 전체 비트 감지 증폭기들이 차지하는 면적을 감소시킬 수 있다.* 특징 및 장점- 비트라인 감지 증폭기의 레이아웃 면적이 감소되었다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
* 원리 및 구성 본 기술은 전하 재분배 문제에 의해 누설되는 전하를 줄일 수 있는 구조의, 제어부와 제 1 입력 제어부, 제 2 입력 제어부 및 출력부로 구성된 도미노 회로에 대한 것이다. 본 회로를 구성하는 요소 중 제어부는 클럭 신호에 응답하여 제 1 노드를 제 1 전압 레벨로 프리차지 시키거나 또는 입력 신호들이 제 1 노드를 통하여 외부로 출력되도록 제어하고 제 1 입력 제어부는 입력 신호들이 동일한 레벨이면 이들이 제 1 노드를 통하여 외부로 출력되도록 제어한다. 제 2 입력 제어부는 제 1 노드에 연결되며, 입력 신호들이 서로 다른 레벨이면 제 1 노드에서 제 1 입력 제어부로 전달되는 전하의 양을 줄이고 출력부는 제 1 노드의 전압 레벨을 반전시켜 출력하며 제 1 노드의 전압 레벨을 제 1 전압 레벨로 유지시킨다. * 개발 배경 도미노 회로는 적은 면적과 빠른 스위칭 속도를 제공하는 회로 기술로서 고성능 마이크로프로세서에 널리 사용된다. 그러나 도미노 회로에 VDSM기술을 이용하는 경우, 도미노 회로는 잡음에 민감한 단점이 있다. 특히, 전원 전압이 점점 낮아짐에 따라 전원 전압에 대한 잡음의 비율은 증가한다. 이러한 VDSM 기술과 낮은 전원 전압은 도미노 회로의 오동작을 야기할 수 있다. 많은 잡음 원들 중에, 전하 재분배 문제는 도미노 회로에서 가장 큰 문제 중의 하나이다.* 중요성 및 독창성 본 기술에 의한 도미노 회로는 입력 신호의 레벨에 따른 제 1 노드에서 재분배 되는 전하량을 줄일 있는 장점이 있고 키퍼 트랜지스터의 크기도 작게 설계할 수 있어 동작 성능 또한 개선될 수 있다.* 적용제품 및 경쟁제품 도미노 회로 설계에서는 전하 재분배 문제를 해결하기 위해 키퍼 트랜지스터의 사이즈를 크게 해야 한다. 그러나 키퍼 트랜지스터의 사이즈를 크게 하면 입력 신호들을 출력하는 속도가 느려지는 등 도미노 회로의 성능이 저하되는 문제가 있다. 본 기술은 이러한 도미노 회로의 전하 재분배 문제를 해결하면서도 키퍼 트랜지스터의 크기를 작게 설계할 수 있도록 하여 동작 성능도 개선하였다.* 주요 적용 제품- 도미노 회로* 특징 및 장점- 입력 신호의 레벨에 따른 제 1 노드에서의 재분배 되는 전하량을 줄일 수 있다.- 키퍼 트랜지스터의 크기도 작게 설계하여 동작 성능을 개선할 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성금속/반도체 나노막대 이종구조를 이용한 전극 구조물 및 그 제조 방법에 관한 것으로, 소정의 기재 위에 성장된 반도체 나노막대와, 반도체 나노막대의 소정부위에 증착된 금속으로 나노막대와 금속 사이에서는 일함수 차이와 계면 특성에 따라 접촉 저항이 작은 오믹(Ohmic) 특성 또는 정류특성을 보이는 쇼트키(Schottky) 특성이 나타나도록 구성하였다. *개발배경산화아연 반도체 나노막대의 특정 부위에 나노미터 크기의 금속을 선택적으로 증착시키고, 증착된 금속 물질의 일함수와 금속/산화아연의 계면 특성을 적절히 조절해 줌으로써, 접촉저항이 적은 오믹(Ohmic) 전극이나, 정류 특성을 보이는 쇼트키(Schottky) 전극을 형성시켜 이들 전극을 나노 크기의 쇼트키 다이오드를 포함한 다양한 전자 소자, 광소자 및 이들의 어레이에 적용할 수 있도록 한 금속/반도체 나노막대 이종구조를 이용한 전극 구조물 및 그 제조 방법을 제공하고자 한다. *중요성 및 독창성쌓아가기 방식으로 나노소자를 제조하기 위해서는, 원하는 기능을 충족시켜 줄 수 있는 나노구조물을 단일 소재안에 구현할 수 있는 기술개발이 필수적이므로, 접촉저항이 적은 오믹(Ohmic) 전극이나, 정류 특성을 보이는 쇼트키(Schottky) 전극을 형성시켜 이들 전극을 나노 크기의 쇼트키 다이오드를 포함한 다양한 전자 소자, 광소자 및 이들의 어레이에 적용이 가능하다.* 응용분야접촉저항이 적은 오믹(Ohmic) 전극이나, 정류 특성을 보이는 쇼트키(Schottky) 전극을 형성시켜 이들 전극을 나노 크기의 쇼트키 다이오드를 포함한 다양한 전자 소자, 광소자 및 이들의 어레이에 적용할 수 있도록 한 금속/반도체 나노막대 이종구조를 이용한 전극 구조물 등에 응용이 가능하다.*특징 및 장점-접촉저항이 적은 오믹(Ohmic) 전극이나, 정류 특성을 보이는 쇼트키(Schottky) 전극을 형성시켜 이들 전극을 나노 크기의 쇼트키 다이오드를 포함한 다양한 전자 소자, 광소자 및 이들의 어레이에 적용할 수 있도록 하는 이점을 제공한다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성이온빔 식각법을 이용해서 재연성이 있는 쌍곡면 드럼형의 나노구조를 대량으로 제조하는 방법에 관한 것으로, 기판 상에 n형 반도체와 p형 반도체의 접합으로 이루어지며, n형 반도체와 p형 반도체 사이의 경계와 그 부근영역에 활성층을 갖는 에피택시층(epitaxial layer)을 형성하고, 이어서 이온빔 식각법으로 에피택시 층을 상기 활성층에서 최소의 직경을 갖도록 쌍곡면 드럼 형태로 식각함으로써, SAG 방법의 양자점을 사용하지 않고, 기존의 양자우물 (Quantum Well)의 활성층을 수십-수백 ㎚ 크기로 식각하기 때문에 크기의 조절이 용이하며 대량 생산의 재연성을 확보할 수 있다.*개발배경이온빔 식각법을 이용해서 재연성이 있는 쌍곡면 드럼형의 나노구조를 대량으로 제조하는 방법을 제공함에 있다.*중요성 및 독창성나노급의 쌍곡면 드럼형의 구조는 활성층의 크기가 ㎚ 범위이지만 상단의 표면부분은 ㎛ 크기로 확대 조절이 가능하기 때문에 금속 전극을 증착하는 것도 용이하다. 따라서 광펌핑뿐만 아니라 전기적인 펌핑도 가능하다.*응용분야반도체 레이저 즉 나노레이저 등의 제조방법에 응용이 가능하다.*특징 및 장점-쌍곡면 드럼형 소자 제조방법에 의하면, SAG 방법의 양자점을 사용하지 않고, 기존의 양자우물 (Quantum Well)의 활성층을 수십-수백 ㎚ 크기로 식각하기 때문에 크기의 조절이 용이하며 대량 생산의 재연성을 확보할 수 있다.-나노급의 쌍곡면 드럼형의 구조는 활성층의 크기가 ㎚ 범위이지만 상단의 표면부분은 ㎛ 크기로 확대 조절이 가능하기 때문에 금속 전극을 증착하는 것도 용이하다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 질화갈륨계 III-V족 화합물 반도체 소자 및 그 제조방법을 제공한다. Pd/Ni 오믹 전극은 열처리시 형성된 NiO가 Pd 갈라이드의 형성을 촉진시켜 GaN계 반도체층과 전극과의 접촉 계면에 갈륨 빈자리(gallium vacancy: VGa)가 생성되면서 접촉 저항이 보다 낮아지며, 계속된 Pd 갈라이드의 생성과 NiO의 확산 방지막으로서의 역할로 인해 전극이 열적으로 안정하다. 따라서 이러한 Pd/Ni 오믹 전극을 채용하면 신뢰성이 개선된 질화갈륨계 III-V족 화합물 반도체 소자를 얻을 수 있게 된다.상기 질화갈륨계 III-V족 화합물 반도체 소자는 기판; 상기 기판 상부에 형성된 n형 또는 p형의 GaN계 III-V족 화합물 반도체층과, 상기 GaN계 III-V족 화합물 반도체층 상부에 형성된 p형 GaN계 III-V족 화합물 반도체층; 및 상기 p형 GaN계 III-V족 화합물 반도체층 상부에 형성되며, 팔라듐(Pd) 함유층과 니켈(Ni) 함유층이 순차적으로 적층되어 이루어지고, 패턴화된 오믹 전극;을 포함하여 된 것을 특징으로 하는 한다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-05-24
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성헤테로접합형 전계효과 트랜지스터 소자의 제조방법에 관한 것으로, 1)기판상에 비도핑된 GaN 반도체층과 AlGaN 반도체층을 순차적으로 형성하고, 2)결과물을 에칭하여 소자를 분리해내고, 3)이렇게하여 얻어진 결과물상에 포토레지스트막 패턴을 형성한 다음, 이를 이용하여 게이트 전극 물질을 증착하여 게이트 전극을 형성하며, 4)결과물을 표면처리하여 그 결과물상에 포토레지스트막 패턴을 형성한 다음, 이를 이용하여 오믹 전극용 금속을 증착하여 오믹 전극을 형성한다.*개발배경게이트 전극의 정렬도를 향상시키면서 미세화된 패턴 형성이 가능한 AlGaN/GaN HFET 소자의 제조방법을 제공함에 있다.*중요성 및 독창성오믹전극 층의 형성 전에 AlGaN 반도체층 표면을 유도결합 플라스마로 표면 처리함으로써 오믹 전극 형성용 금속의 증착 상태에서 오믹 특성이 얻을 수 있어서 열처리과정이 불필요하다.본 기술의 제조에 따라 형성된 AlGaN/GaN HFET 소자는 최대 트랜스컨덕턴스와 최대 드레인 전류가 모두 우수하여 증폭 능력이 양호하다.*응용기술무선 통신 서비스를 위한 주파수 대역이 점차 고주파화됨에 따라 통신용 소자 제작 공정에 응용가능하다.*특징 및 장점게이트 전극을 오믹 전극 전에 제작하므로 게이트 전극 형성을 위해 실시되었던 오믹전극 사이에 게이트 전극을 정렬해야 하는 어려움을 극복할 수 있다. 따라서 오믹전극에 의해 유발된 기판의 단차를 없앨 수 있으므로, 게이트 전극 형성을 위한 포토리지스트막 패턴을 더욱 미세하게 형성할 수 있을 뿐만 아니라, 게이트 전극의 정렬도를 향상시키는 효과가 있다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 산화아연(ZnO)계 p-n 이종접합(heterojunction) 구조체, 이의 제법 및 이를 이용한 소자에 관한 것으로서, 본 발명에 따라 p-타입 반도체 박막 위에 n-타입 산화아연계 나노막대를 유기금속 화학증착법(Metal Organic Chemical Deposition, MOCVD)에 의해 수직 방향으로 성장시켜 제조된 p-n 이종접합 구조체는, 발광 다이오드와 같은 반도체 발광소자, 트랜지스터, 광검출 소자, 감지소자 등과 같은 나노 소자 및 이들의 어레이(array)를 구현하는데 유리하게 이용될 수 있다. 이에 본 기술은 p-타입 반도체 위에 유기금속 화학증착법에 의해 n-타입 ZnO 나노막대를 수직 성장시켜 p-타입반도체와 n-타입 ZnO 나노막대의 p-n 이종접합 구조체를 제조하였다.본 기술은 p-타입 반도체 박막 위에 금속 촉매를 사용하지 않는 유기금속 화학증착법에 의해 n-타입 산화아연계 나노막대를 수직방향으로 성장시킨 p-n 이종접합 구조체를 제공함을 특징으로 한다.구체적으로, 본 기술에 따른 산화아연계 p-n 이종접합 구조체는, p-타입 반도체 박막이 있는 반응기 내로 아연-함유 유기금속 및 산소-함유 기체 또는 산소-함유 유기물을 별개의 라인을 통해 각각 주입하고, 0.1 내지 10 torr의 압력 및 온도 400 내지 700℃의 반응 조건 하에서 상기 반응물의 전구체들을 화학반응시키는 유기금속 화학증착법에 의해, 산화아연계 나노막대가 p-타입 반도체 박막 위에 수직 방향으로 성장된 형태로 제조됨을 특징으로 한다.본 기술에 따라 p-타입 반도체 박막 위에 n-타입 산화아연계 나노막대를 성장시켜 제조된 p-n 이종접합 구조체는, ZnO의 높은 여기자 결합 에너지를 이용하여 실온 및 고온에서 효율이 좋은, p-n 접합 구조를 이용한 새로운 형태의 발광소자 및 이의 어레이를 용이하게 구현할 수 있다.
- 보유기관
- 대구기술이전센터
- 등록일
- 2006-05-18
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 반도체기판 상에 솔더볼(Solder Ball)을 공급하는 장치에 관한 것으로, 특허번호 10-0263839은 솔더볼을 볼박스에 보관하여 진공가압툴을 하강시킨 후에 진공흡입공으로 이젝트공에 진공을 가하여 솔더볼을 흡착시키고, 진공가압툴을 반도체기판의 상부로 이동시켜 솔더볼에 가하여진 진공을 해제함과 더불어 이동실린더를 하강시켜 이젝트핀으로 솔더볼을 이젝트시키도록 하는 볼 그리드 어레이의 솔더볼이젝트 장치이다. 특허번호 10-0303051은 모터를 작동하여 벨트를 통하여 수평이동수단인 회전수나 사축을 작동하고, 이에 결합되어 받침판에 대하여 수평으로 이동하는 솔더볼공급수단 내에 보관된 솔더볼을 솔더볼 이젝팅수단인 볼패턴 플레이트에 형성된 수 많은 솔더볼 저장홈에 공급하여서 솔더볼을 진공툴에 공급하므로 솔더볼을 공급하는 공정을 간단하고 효율적으로 수행하도록 하는 매우 유용하고 효과적이다. 특허번호 10-0277312은 솔더볼을 볼박스에 보관하여 핀이동실린더에 의하여 상승하는 볼고정판에 솔더볼을 진동시키면서 안치시키고서 틸팅실린더를 이용하여 볼박스를 경사지게 하여 핀고정공 이외의 부분에 있는 솔더볼을 제거 후, 진공툴로 솔더볼을 흡착하여 반도체기판에 공급하는 회전틸팅식 솔더볼 공급장치이다.특허번호 10-0263839은 볼박스에 보관된 솔더볼을 상,하로 관통된 이젝트공에 진공으로 흡착하기 위한 진공흡입공 및 공간부가 형성된 진공가압툴과; 상기 진공가압툴의 이젝트공에 삽설되어 이젝트공에 진공흡착된 솔더볼을 밀어주어 이젝트하는 다수의 이젝트핀과; 상기 이젝트핀을 일정간격으로 정렬하여 고정시키고, 상,하로 동시로 이동시키는 핀이동판과; 상기 핀이동판의 배면에 진공가압툴의 안내공에 설치된 이동축이 고정되어 핀이동판을 상,하로 동작시키는 다수의 이동실린더로 구성된 볼 그리드 어레이의 솔더볼 이젝트장치이다. 그러나 이 장치는 솔더볼을 저장하는 부분을 틸팅시키거나 진동시켜야 하는 구성이므로 장치의 구성이 복잡하고, 제조하기 어려우므로 간단하면서, 성능은 우수한 새로운 솔더볼 공급장치가 특허번호 10-0303051이다. 특허번호 10-0303051은 모터 작동후 벨트를 통하여 수평이동수단인 회전수나사축을 작동하고, 이에 결합되어 받침판에 대하여 수평으로 이동하는 솔더볼공급수단 내에 보관된 솔더볼을 솔더볼 이젝킹수단인 볼패턴플레이트에 형성된 수 많은 솔더볼저장홈에 공급하여서 솔더볼을 진공툴에 공급하는 공정을 간단하고 효율적으로 수행한다. 특허번호 10-0277312은 솔더볼이 손상되는 것 없이 정확하게 진공툴에 흡착시켜 솔더볼의 손상을 방지하고 솔더볼의 공급을 신속하고 정확하게 유지한다.
- 보유기관
- 한국산업기술평가원
- 등록일
- 2006-05-22
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 개요1) 오믹 전극은 AlGaN 화합물 반도체층 위에 Ta막을 형성하고, Ta막 위에 Al막을 포함하는 적층 구조의 금속층(multi-layered metal layer)을 형성하고, Ta막 및 적층 구조의 금속층이 형성된 결과물을 열처리하는 방법에 의하여 형성된다. 2) 본 기술에 따른 오믹 전극에서는 열처리시 생성된 TaN상에 의하여 향상된 오믹 저항치가 얻어진다. 3) 화합물 반도체층 위에 오믹 전극을 형성하기 위한 구조에 있어서, 화합물 반도체층 위에 접하도록 형성된 TA막과, TA막 위에 형성되고, TI막 및 AL막이 순차 적층된 이중충으로 이루어지는 AL 함유 금속층을 포함한다.*특징 및 장점1) 본 기술에 따른 오믹 전극은 Ta막과, 그 위에 형성된 적층 구조의 금속막으로부터 얻어진다. 2) Ta막 및 적층 구조의 금속막을 열처리함으로써 오믹 특성의 향상에 기여하는 TaN상이 형성되어 오믹 저항치를 향상시킬 수 있다. 3) 본 기술에 따른 오믹 전극은 종래 기술에 따른 오믹 전극 구조 비하여 뛰어난 열적 안정성을 가지며, 우수한 표면 특성을 갖는다. 4) 본 기술에 따른 반도체 소자는 오믹 전극 을 형성하기 위한 오믹 재료로서 Ta막을 사용함으로써 오믹 저항치가 향상될 수 있으며, 열적 안정성이 우수하다. 또한, 표면 특성이 우수한 오믹 전극을 갖춤으로써 소자의 전기적 특성을 향상시킬 수 있다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-04-20
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 개요 본 기술은 이리듐(Ir)을 열처리에 의해 산화시켜 형성된 전도성 산화물을 포함하는 게이트 전극을 갖춘 반도체 소자 및 그 제조 방법에 관하여 개시한다. *구성 및 독창성1) 기판과, 그 기판 위에 형성된 제1 질화물계 반도체층으로 이루어지는 제1층과, 2) 그 제1층 위에 형성되고 그 제1 질화물계 반도체층과는 다른 격자 상수를 갖는 제2 질화물계 반도체층으로 이루어지는 제2층과, 3) 그 제2층 위에 형성된 소오스 및 드레인 전극과, 4) 그 제2층 위에 형성되고, Ir 함유 물질로 이루어지는 게이트 전극을 포함한다. 5) Ir 함유 물질로 이루어지는 게이트 전극을 형성하기 위하여, 먼저 그 패터닝된 질화물계 반도체층 위에 Ir 함유 금속층을 형성한다. 5) 그 후, 그 Ir 함유 금속층을 열처리한다. 그 Ir 함유 금속층의 열처리는 200 ∼ 600℃의 온도로 행해진다. 그 Ir 함유 금속층의 열처리는 RTP 장치를 이용하여 행해지며, 산소, 질소 또는 아르곤 분위기하에서 행해진다.*특징 및 장점1) 기판 위에 질화물계 반도체층을 형성하는 단계와, 2) 그 질화물계 반도체층을 메사 에칭(MESA ETCHING)에 의해 패터닝하여 소자 분리하는 단계와, 그 패터닝된 질화물계 반도체층 위에 소오스 및 드레인 전극을 형성하는 단계와, 3) 그 패터닝된 질화물계 반도체층 위에 IR 함유 금속층을 형성하는 단계와, 그 IR 함유 금속층을 열처리하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.*효과1) Ir 게이트 전극 물질을 산화시킴으로써 얻어진 게이트 전극을 갖추고 있다. 이와같이 얻어진 게이트 전극은 높은 쇼트키 장벽 높이를 가지며, 낮은 누설 전류 특성을 가지며, 높은 온도에서도 열적으로 안정된 특성을 가진다. 2) 본 기술에 따른 반도체 소자에서와 같이 Ir을 소자의 게이트 전극으로 사용하면, 쇼트키장벽 높이가 높아져 항복 전압 및 핀치오프(pinch off) 전압이 높아져서, 소자의 증폭 효율 뿐 만 아니라 출력 특성이 큰 폭으로 개선될 수 있다. 3) 본 기술에 따른 반도체 소자를 구성하는 Ir 게이트 전극은 AlGaN/GaN HFET 소자에 특히 적합하게 적용될 수 있으며, 실제로 만족할 만한 수준의 전기적 특성이 얻어지는 것을 확인하였다.4) 본 기술은 위 실시예에 한정되지 않고, 본 기술의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-04-20
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 개요1) 광소자의 오믹 전극 및 그 제조방법에 관한 것이다. 2) 갈륨나이트라이드계(GaN based) 광소자의 p형 오믹 전극 및 그 제조방법에 관한 것이다.3) 이리듐(주기율표 제8족에 속하는 백금족원소) 산화막 또는 루테늄(주기율표 제8족에 속하는 백금족원소의 하나) 산화막을 갈륨나이트라이드계 자외선 검출 전기기기나 소자의 쇼트키 맞붙는 층이 된다.4) 이렇게 이리듐 산화막 또는 루테늄 산화막을 쇼트키 접합층으로 사용한 갈륨나이트라이드계 자외선 검출 소자는 광학적 투과도가 높아 양자 효율이 높아짐으로 반응도가 향상된다.5) 갈륨나이트라이드계 흡수층과의 경계를 이루는 면에서 형성되는 쇼트키 장벽 높이가 높아 반응도와 반응 속도가 향상되며 잡음을 감소시킬 수 있다. 6) 기본이 되는 판의 위에 형성된 갈륨나이트라이드계 광흡수층은 이 위에서 쇼트키와 접합되고, 이리듐 산화막 또는 루테늄 산화막으로 이루어진 쇼트키 접합층을 포함하여 이루어지는 것을 특징으로 하는 자외선 검출 소자이다.-쇼트키: 열전자 방출에서 양극의 전위를 높이면 전류가 완전히 포화되지 않고 조금씩 증가 -양자 효율(quantum efficiency) : 물질 중에서 광자 또는 전자가 다른 에너지의 광자 또는 전자로 변환되는 비율*특징 및 장점1) 기본이 되는 판의 윗부분에 형성된 n형 또는 p형의 GaN계 III-V족 화합물 반도체층과, 이 층 윗 부분에 형성된 p형 GaN계 III-V족 화합물 반도체층과 이 위에 형성된다. 2) 팔라듐(Pd)함유층과 니켈(Ni)함유층이 순차적으로 쌓여서 이루어지고, 패턴화된 오믹 전극을 포함하여 된 것을 특징으로 하는 질화갈륨계 III-V족 화합물 반도체 소자를 제공한다.3) 낮은 접촉 저항을 가지면서 빛의 투과도가 뛰어나며 열적으로도 안정한 갈륨나이트라이드계(GaN based) 광소자의 p형 오믹 전극을 제공한다.
- 보유기관
- 포항기술이전센터
- 등록일
- 2006-05-18
상세보기