일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 기존의 신뢰성 시험 장치에 비해 다양한 광학적 변수를 감시할 수 있으며 기구부의 효과적인 설계로 인해 장치를 소형화 할 수 있다. 현재 낮은 LED 발광효율의 한계에도 불구하고 급성장하고 있는 LED 조명산업을 고려할 때, 본 기술은 LED 소자 및 등 기구 관련업체의 많은 수요가 예상되며, LED 발광효율이 100 lm/W을 넘을 것으로 예상되는 2~3년 후에는 폭발적인 수요 증가가 예상된다. 칩 형태의 LED를 비롯한 LED로 만들어진 여러 종류의 등기구의 수명 평가 및 신뢰도시험에 직접 활용할 수 있음. 광통신, 조명, 디스플레이기기 등에 널이 쓰이고 있는 LED의 기능은 광 방출에 있기 때문에 광출력 수명을 비롯한 광학적 신뢰성은 제품 개발단계에서 반드시 평가되어야 한다. 본 기술은 LED 신뢰성 테스트에 적합하도록 설계한 시험 LED 배치를 위한 기구부 및 조도계와 분광 복사 조도계를 이용한 광특성 감시방법, 데이터 수집계의 구성을 담고 있으며, 구동 소프트웨어도 함께 포함되어 있다. 칩 형태의 LED를 비롯한 LED로 만들어진 여러 종류의 등기구의 수명 평가 및 신뢰도시험에 직접 활용할 수 있음.
- 보유기관
- 한국표준과학연구원
- 등록일
- 2006-05-23
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 LED 광도 및 전광선속 측정기를 교정하는데 필요한 표준 LED를 제작하는 방법을 다루고 있다. 표준 LED 개발은 숙성, 선택, 인증 단계를 거치게 되는데 본 기술은 숙성과 선택과정을 완전 자동화 해주며, 숙성과정 동안 LED 노화특성과 온도의존성을 동시에 평가할 수 있어 LED 광출력의 장기 안정도를 보장하고 온도계수를 수요자에게 제공할 수 있도록 해준다. 본 기술은 LED 생산 과정 중 품질관리에 필수적인 LED 광특성 측정 시 표준 소급성을 제공해주는 표준 LED의 개발법을 다루고 있다. 급성장하고 있는 LED 산업을 고려해 볼 때 표준 LED의 수요처는 매우 다양할 것이며, 또한 표준 LED가 갖는 1년여의 수명을 고려해볼 떄 수요의 지속성 또한 보장 될 것이다. 본 기술은 LED 생산 과정 중 품질관리에 필수적인 LED 광특성 측정 시 표준 소급성을 제공해주는 표준 LED의 개발법을 다루고 있다. 급성장하고 있는 LED 산업을 고려해 볼 때 표준 LED의 수요처는 매우 다양할 것이며, 또한 표준 LED가 갖는 1년여의 수명을 고려해볼 떄 수요의 지속성 또한 보장 될 것이다. 본 기술의 가장 큰 장점은 기존 표준 LED에 비교하여 온도제어기와 같은 LED외의 부가장치가 필요하지 않아 생산비를 낮추어 주며, 비교적 정확한 장기 안정도 데이터를 제공할 수 있다는 점이다.
- 보유기관
- 한국표준과학연구원
- 등록일
- 2006-05-23
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 기술은 반도체 소자에 관한 것으로서,더욱 상세하게는 본 기술에 의한 반도체 소자의 구성요소는,반도체 기판과 상기 반도체 기판과 반대의 도핑구조를 갖도록 형성된 웰(well)과 상기 반도체 기판 또는 상기 웰의 영역에 형성된 다수개의 게이트, 소스, 드레인 및 웰콘택과 상기 게이트, 소스, 드레인 주위에 상기 게이트와 전기적으로 구분된 게이트 또는 금속배선으로 형성되는 필드전극과 상기 필드전극에 상기 게이트, 소스, 드레인 및 웰콘택의 단자와 별개로 상기 필드전극에 전압을 인가할 수 있는 단자를 포함하고, 상기 다수개의 게이트, 소스, 드레인 및 웰콘택은 소정의 MOS 소자를 이루고, 상기 필드전극은 상기 반도체 기판 또는 상기 웰의 면저항을 증가시키는 작용을 한다. 그리고, 본 기술에 따른 반도체 소자의 제조방법은, 반도체 기판에 활성영역으로서 웰(well) 영역을 형성하는 단계와 상기 웰 영역에 소스, 게이트, 드레인 및 웰콘텍으로 이루어지는 MOS 소자를 형성하는 단계 및 상기 소스, 게이트, 드레인 및 웰콘택 주위에 상기 반도체 기판 또는 웰의 면저항을 증가시키는 소정의 필드전극을 형성하는 단계를 포함하는 것을 특징으로 한다.본 기술에 따른 반도체 소자 및 그 제조방법은 소스(Source), 드레인(Drain), 게이트(Gate), 웰(Well)로 형성된 모스펫(MOSFET) 반도체 소자의 주위에 필드게이트(Field Gate) 또는 메탈(Metal) 배선으로 이루어진 필드전극을 형성하고, 이 필드전극에 전압을 인가하여 필드전극 밑 부분의 웰 또는 기판의 일부분 영역을 공핍(Depletion) 또는 축적(Accumulation)하여 웰 또는 기판 저항을 변화시킴으로써 반도체 소자의 초고주파 특성을 개선하고 그 특성의 조절을 쉽게 할 수 있도록 하는 이점을 제공한다.
- 보유기관
- 포항공과대학교
- 등록일
- 2006-06-28
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 발광다이오드(LED - Light Emitting Diode)의 발광 효율 개선용 초상유전 금속(SPEM - Super-Paraelectric Metal) 점 배열 층(dot array layer)의 적층 방식에 관한 것으로, 기존의 유기발광다이오드(OLED - Organic Light Emitting Diode) 및 발광다이오드(LED)의 활성 층(active layer)과 ITO(Indium-Tin-Oxide)와 같은 투명 전극 층 사이에 나노미터 크기의 금속 점을 배열한 얇은 막을 형성하여 줌으로써 세 가지 기대 효과인 1) 국소적 표면 플라즈몬 (surface plasmon) 효과, 2) 광자 결정 효과, 3) 초상유전 효과 등으로 인해 발광다이오드의 발광 효율을 높이도록 한 것이다. 기존의 발광다이오드는 구조적인 특성상 원하지 않는 방향으로의 발광이 존재하기 마련이며, 이는 원하는 방향으로의 발광 효율을 저하시키는 원인이 된다. 이를 줄이기 위해 활성 층을 일정한 패턴 형태의 하판 위에 적층시킨 방식뿐만 아니라, 발광다이오드의 상판에 광자결정 패턴을 형성한 방식, 활성 층과 전극 층 사이에 얇은 금속 층을 형성한 방식 등 박막으로만 구성된 기존의 발광다이오드를 변형시킨 많은 노력이 경주되어 왔다. 본 발명은 그러한 방식에 의한 발광 효율 개선 효과를 일부 포함하면서도 추가적으로 초상유전 효과를 나타내어 발광 효율을 극대화 시킬 수 있다.본 발명은 잘 알려진 광자결정 효과, 표면 플라즈몬 효과 등으로 인한 기존의 유기발광다이오드(OLED)와 발광다이오드(LED)의 발광 효율 개선 뿐만 아니라, 초상유전(SPE) 효과로 인한 고효율의 발광 특성을 보이는 발광다이오드를 구현할 수 있게 해 준다. 또한 그 미세 패턴의 금속 점을 마스크(mask)를 이용한 스퍼터링(sputtering) 방법이나, 건식 또는 습식식각(dry- or wet-etching) 방법으로 손쉽게 구현할 수 있어 그 효용가치가 매우 높을 것으로 기대된다.
- 보유기관
- 인하대학교
- 등록일
- 2007-01-03
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그 제조방법을 제공한다. 이 방법은 기판 상에 희생 물질막을 형성하는 것을 구비한다. 상기 희생 물질막을 갖는 기판 상에 반도체 특성을 갖는 적어도 하나의 나노 라인을 형성한다. 상기 나노라인을 갖는 기판 상에 상기 나노 라인을 가로지르며 상기 희생 물질막 상부로 연장된 마스크 패턴을 형성한다. 상기 마스크 패턴을 갖는 기판 상에 상기 마스크 패턴을 사이에 두고 서로 이격되며 상기 마스크 패턴 양옆의 상기 나노 라인과 접촉하는 소스 및 드레인 전극들을 형성한다. 상기 마스크 패턴 및 상기 마스크 패턴 하부의 상기 희생 물질막을 차례로 제거하여 상기 소스 및 드레인 전극들 사이에 위치하는 상기 나노 라인을 노출시키는 개구부를 형성한다. 상기 개구부를 갖는 기판 상에 상기 나노 라인의 채널 영역을 둘러싸는 게이트 전극을 형성한다.본 발명에 따르면, 실린더형 게이트를 갖고 나노 라인을 채널로 이용하는 트랜지스터를 제공할 수 있다. 또한, 트랜지스터를 소형화시킬 수 있다. 더 나아가서, 소스 및 드레인 전극들이 상기 나노 라인을 둘러싸도록 형성할 수 있기 때문에 소스 및 드레인 전극들과 나노 라인 사이의 접촉 면적을 증가시킬 수 있다. 그 결과, 트랜지스터의 소스/드레인 접촉저항 특성을 개선시킬 수 있다. 따라서, 이와 같은 트랜지스터들로 이루어진 반도체 소자의 성능을 향상시킬 수 있다. 또한, 고집적화된 반도체소자를 제조할 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2008-04-11
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그 제조방법을 제공한다. 이 방법은 기판 상에 희생 물질막을 형성하는 것을 구비한다. 상기 희생 물질막을 갖는 기판 상에 반도체 특성을 갖는 적어도 하나의 나노 라인을 형성한다. 상기 나노라인을 갖는 기판 상에 상기 나노 라인을 가로지르며 상기 희생 물질막 상부로 연장된 마스크 패턴을 형성한다. 상기 마스크 패턴을 갖는 기판 상에 상기 마스크 패턴을 사이에 두고 서로 이격되며 상기 마스크 패턴 양옆의 상기 나노 라인과 접촉하는 소스 및 드레인 전극들을 형성한다. 상기 마스크 패턴 및 상기 마스크 패턴 하부의 상기 희생 물질막을 차례로 제거하여 상기 소스 및 드레인 전극들 사이에 위치하는 상기 나노 라인을 노출시키는 개구부를 형성한다. 상기 개구부를 갖는 기판 상에 상기 나노 라인의 채널 영역을 둘러싸는 게이트 전극을 형성한다.본 발명에 따르면, 실린더형 게이트를 갖고 나노 라인을 채널로 이용하는 트랜지스터를 제공할 수 있다. 또한, 트랜지스터를 소형화시킬 수 있다. 더 나아가서, 소스 및 드레인 전극들이 상기 나노 라인을 둘러싸도록 형성할 수 있기 때문에 소스 및 드레인 전극들과 나노 라인 사이의 접촉 면적을 증가시킬 수 있다. 그 결과, 트랜지스터의 소스/드레인 접촉저항 특성을 개선시킬 수 있다. 따라서, 이와 같은 트랜지스터들로 이루어진 반도체 소자의 성능을 향상시킬 수 있다. 또한, 고집적화된 반도체소자를 제조할 수 있다.
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
반도체 소자의 게이트 주파수 특성을 향상시키는 구조를 가진 화합물 반도체 소자의 게이트 전극 제조방법에 관해 개시하고 있다. 본 발명의 게이트 전극 제조방법은, 식각제에 대해 서로 다른 식각선택성을 갖는 물질층들을 게이트 전극 하부에 위치시키고 상기 물질층들 중의 어느 하나를 언더컷 식각함으로써 게이트 전극 오버행 부분에서 발생하는 커패시턴스를 줄일 수 있다. 따라서, 본 발명에 따른 화합물 반도체 소자의 게이트 전극 제조방법에 의하면, 게이트 전극의 오버행에 의해 발생하는 커패시턴스를 감소시켜 게이트의 주파수 특성을 향상시킬 수 있다.본 발명에 따른 화합물 반도체 소자의 게이트 전극 제조방법에 의하면, 게이트 전극의 오버행에 의해 발생하는 커패시턴스를 감소시켜 게이트의 주파수 특성을 향상시킬 수 있다.본 발명에 따른 화합물 반도체 소자의 게이트 전극 제조방법에 의하면, 게이트 전극의 오버행에 의해 발생하는 커패시턴스를 감소시켜 게이트의 주파수 특성을 향상시킬 수 있다.본 발명에 따른 화합물 반도체 소자의 게이트 전극 제조방법에 의하면, 게이트 전극의 오버행에 의해 발생하는 커패시턴스를 감소시켜 게이트의 주파수 특성을 향상시킬 수 있다.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 초고주파 반도체 소자 분야에 쓰이며 게이트 머리와 게이트 발로 구성되고 게이트 단부가 일(一)자로 끝나는 게이트에 있어서, 게이트 길이가 작아짐에 따라 게이트가 기울어지거나 쓰러지는 것을 방지하고 물리적인 안정성을 보완하기 위해 게이트 단부 또는 활성영역에 가로와 세로의 길이가 상기 게이트 머리 크기보다 큰 금속 축을 형성하는 것을 특징으로 하는 금속축을 포함하는 게이트에 관한 것이다.본 발명에 의한 금속축을 포함한 게이트는 유전박막을 사용하지 않음으로써 소자특성 감소를 방지할 수 있으며 단순히 게이트 레이아웃만을 변화시킴으로써 일반적인 전자빔 묘화공정을 비롯한 여러 가지 방법의 묘화공정을 이용한 직접형성법으로 제작 가능하므로 유전박막의 적용에 따른 추가적인 복잡한 게이트 형성공정 없이 안정적이고 재현성 있는 게이트 형성이 가능한 효과가 있다.이와 같은 구조로 형성되는 본 발명의 금속축을 포함한 게이트는 0.1 ㎛ 이하의 초미세 게이트를 반도체 단일소자의 특성 감소 없이 또한 복잡한 공정과정이 필요 없이 재현성 있게 형성할 수 있다.본 발명에 따른 금속축을 포함한 게이트로 인하여, 부정합 고전자이동도 트랜지스터 혹은 변형 고전자이동도 트랜지스터 등의 반도체 단일소자에 직접 적용하여 밀리미터파 대역이상의 초고주파 대역에서 동작 가능한 고효율, 고신뢰성 특성을 갖는 능동소자를 개발이 가능하다. 또 이를 통하여 초고속, 광대역 특성을 갖는 무선통신용 밀리미터파 대역용 단일칩 집적회로(millimeter -wave monolithic integrated circuit; MIMIC)를 개발할 수 있는 핵심 기술을 확보할 수 있으며, 이로인한 수입대체 효과 및 기술이전을 통한 경쟁력 확보 및 나아가 광대역 무선 통신 서비스 관련 고부가가치 산업 창출 효과도 예상된다. 또한 국내외 협력 연구기관과의 학술 연구 결과를 교류하며 우수논문 발표를 통한 밀리미터파 분야에서의 위상을 재고할 수 있다.또한 본 발명에 따른 금속축을 포함한 게이트는 기존의 구조와는 달리 유전박막을 사용하지 않고 제조됨으로써 소자특성 감소를 방지할 수 있으며 단순히 게이트 레이아웃만을 변화시킴으로써 일반적인 전자빔 묘화공정을 이용한 직접형성법으로도 제작 가능하므로 유전박막의 적용에 따른 추가적인 복잡한 게이트 형성공정 없이 안정적이고 재현성 있는 게이트 형성이 가능한 효과가 있다.
- 보유기관
- 효성특허법률사무소
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
개시된 본 발명은 나노입자를 core로 하고 산화물이나 core 물질보다 에너지갭이 큰 물질을 shell로 하는 core-shell 구조의 나노입자를 나노 부유 게이트 메모리 소자(NFGM, Nano-Floating Gate Memory)에 관한 것으로서, 실리콘 웨이퍼상부에 core-shell 구조의 나노입자 막을 형성하는 것을 특징으로 하며, 기존의 채널과 나노입자 사이에 존재하는 터널링산화막을 나노입자 주위의 shell이 대체하고자 하는 것이다. 상기와 같은 core-shell 구조의 나노입자를 이용할 경우 기존의 터널링 산화막 형성 공정을 줄일 수 있으며 터널링 산화막과 나노입자 사이의 계면 특성도 향상시킬 수 있다. 또한 다양한 종류의 core와 shell의 이용이 가능하여 core와 shell 물질이 최적의 양자우물 구조를 형성하여 나노입자에서의 전하의누설을 막아주며, 메모리 소자의 저장 시간을 향상시킬 수 있다.따라서, 본 발명은 기존의 나노입자를 core로 하고 산화물이나 다른 wide-bandgap 반도체 물질을 shell로 하는 coreshell구조의 나노입자를 이용함으로써 기존의 채널과 나노입자 사이에 존재하는 터널링 산화막을 나노입자 주위의 shell이 대체하고, 또한 나노입자 사이의 shell이 에너지 장벽을 형성하여 나노입자 사이에서의 전하의 누설을 막아주어 전하의저장시간을 향상시킬 수 있도록 하는 효과가 있다.또한, 본 발명은 다양한 종류의 나노입자와 shell을 소자의 재료로 이용하므로써 기존의 Si 나노입자/SiO2 구조보다 효율적인 양자 우물 구조를 형성할 수 있어서 현재의 나노 부유 게이트 메모리 소자의 메모리 저장 시간의 문제점을 해결할 수있도록 하는 효과가 있다.또한, 본 발명은 core-shell 구조를 이용함으로써 터널링 산화막의 형성 공정을 줄일 수 있으며, 나노입자의 shell을 터널링 산화막 층으로 이용하여 나노입자와 터널링 산화막 사이의 계면 특성도를 향상시킬 수 있도록 하는 효과가 있다.또한, 본 발명은 화학 습식법을 이용함으로써 나노 부유 게이트 메모리 소자의 제조공정이 단순화 될 뿐만 아니라 다양한나노입자(반도체, 금속)를 저가로 합성할 수 있으며, 대량 생산이 가능하여 향후 산업화의 측면에서도 매우 뛰어난 경쟁력이 있을 것으로 기대된다.
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
개시된 본 발명은 네트워크(network) 형태로 연결된 반도체 나노선을 이용하여 산소나 질소, 일산화탄소, 이산화탄소를네트워크 접촉면에 존재하는 공핍층의 증가와 감소를 통하여 검출할 수 있는 소자를 제작하는 방법에 관한 것으로서, 본발명은 반도체 나노선을 이용한 가스센서 제작방법에 있어서, 전기적으로 절연된 기판상부에 스핀코팅(spin coating)방법을 이용해서 금속촉매를 배열시키는 촉매 배열과정; 상기 기판상부에 형성된 금속촉매를 핵으로 하여 반도체 나노선을 네트워크 형태로 성장시키는 성장과정; 및 상기 반도체 나노선에 열 증착방법을 이용해서 실린더(cylinder)형으로 금속전극을 코팅시키는 코팅과정으로 이루어진 것을 특징으로 한다.본 발명의 목적은 상기와 같은 요구에 의해 안출된 것으로서, 전기적으로 절연된 기판상에 네트워크 형태의 반도체 나노선을 성장시키고, 실린더형으로 금속전극을 형성한 네트워크 형태로 연결된 반도체 나노선을 이용한 가스센서 제작방법을제공함에 있다.따라서, 본 발명에 따른 네트워크 형태의 반도체 나노선을 이용한 가스센서제작 방법으로 인하여, 반도체 나노선 가스센서를 비교적 간단한 공정으로 대량생산할 수가 있도록 하는 효과가 있다.또한, 본 발명은 반도체 나노선에 실린더형의 금속전극을 형성시키는 제작방법이 여러 가지 반도체 나노선 전자소자의 제작에서 금속전극을 형성하는 방법으로 사용될 수 있도록 하는 효과가 있다.
- 보유기관
- 고려대학교
- 등록일
- 2007-03-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
<기술개요>ITO의 표면에 산소의 농도를 크게 향상되어 일함수를 상승시키고, 유기발광층에서의 홀과 전자의 재결합율을 향상시킴으로써 내부양자효율을 높이고, OLED분야의 문제점인 재료의 수명문제를 개선할 수 있는 기술임.<시장성>투입비용 대비 효과적 측면에서 기존의 OLED 발광 수명 문제 극복 기술 중 높은 경쟁력을 가지고 있다고 판단됨. 박막공정에서 이미 상용화된 산소플라즈마 기술 및 열처리 기술을 조합함으로써 저렴한 투자비용으로 기존의 공정 대비 우월한 효과를 보여줄 수 있음. 디스플레이 디바이스의 효율 향상에 많은 관심을 가지고 있는 기업 입장에서 특성 향상을 보여준 본 기술은 적용 및 공정의 다변화에 영향을 미칠 수 있을 것으로 예상OLED의 효율향상의 장점 및 기존 공정의 일부 변경으로 목적을 달성할 수 있는 기술로 기술적인 장점에 대한 사업 적용가능성은 높음. 현재 양산적용중인 산소 플라즈마를 이용한 처리방법은 약 5분의 공정시간이 필요하나, 본 기술은 더 높은 효율의 결과를 얻으면서도 약 2~3분의 공정시간으로 단축할 수 있어 충분한 사업성이 있다고 판단기존의 디스플레이 장비업체들의 경우, 엘시디 장비에서 유기EL양산 장비의 개발을 서두르고 있는 실정임. 본 기술이 구체화되는 경우, 장비업체와의 co-work이 원활하게 이루어질 것으로 판단됨.
- 보유기관
- 성균관대학교
- 등록일
- 2007-06-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
도금 공정을 이용하여 플렉시블 유기물 기판 상에 게이트 전극을 형성 방법과, 이를 이용하여 플렉시블 디스플레이에 적용이 가능한 바텀 게이트(Bottom Gate)의 인버티스 스태거형(Inverted Staggered) 구조의 유기 반도체 소자 제조 방법에 관한 것으로, 플렉시블한 유기물 기판에 여러 가지 전극 재료를 도금 공정을 이용하여 게이트 전극을 형성하고, 유기 반도체 소자의 유연성을 확보하기 위하여 유기물 절연체 코팅 등 이를 이용한 유기 반도체 소자 제조 방법 기술<사업성>1. 대면적화 및 소자적용을 확보한다면 저온 및 저가 공정의 디스플레이 및 유기전자 분야에 활용 2. 도금 공정을 이용함으로써 저온 및 저가 공정이 가능하기 때문에 기존의 배선공정이나 대면적에 있어 진공증착법에 비하여 용이하기 때문에 여러 분야에 활용<시장성>폴리머 기판 상에 반도체 소자를 형성할 때 접착력을 향상시키고 유연성을 확보하며, 종래의 진공 증착법과 비교했을 때 공정 단가가 감소하고 저온 공정이 가능
- 보유기관
- 성균관대학교
- 등록일
- 2007-06-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
유기발광소자를 간단히 제작하는 방법에 대한 기술로서 스크린 인쇄법을 이용하여 단일층 유기물 박막을 사용하여 형광 또는 인광을 이용한 유기발광소자를 제작할 수 있는 기술 현재 PMOLED 및 AMOLED에서 유기발광층의 형성은 열승화법(마스크와 기판의 접촉/단분자 유기물의 승화 및 증착)을 이용하고 있음. 기술의 보완을 통한 완성도를 획득할 경우, 현재 적용되는 기술에 비해 우월한 기술 경쟁력을 가질 것으로 판단됨. 그러나, 향후 AMOLED가 주류를 형성하고, 유기발광층의 형성은 고분자 청색 인광재료가 적용될 것으로 예상됨. 고분자 인광재료가 적용되는 경우, 평가대상기술보다는 LITI(Laser Induced Thermal Image) 기술이 적용될 것으로 판단됨. 이는 AMOLED의 선도기업인 삼성SDI가 다수의 특허를 확보한 상황이며, LITI의 적용을 통해 양산성을 확보한다면, 후발업체는 이를 양산에 그대로 적용할 가능성이 높기 때문임. 결론적으로 평가대상기술은 기술의 낮은 완성도로 인해 기술 경쟁력이 약하며, 기술의 보완이 이루어진다 하더라도, 최종적으로 LITI 기술과 경쟁할 것으로 판단됨.<사업성> 공정 시간이나 비용에 있어서 우의를 가짐으로 실제 공정에 적용시 생산 단가를 획기적으로 낮출 수 있을 것으로 기대 기존의 생산 설비는 고비용을 요구하지만 스크린 인쇄법을 이용할 경우 초기 투자비용의 감소와 생산 단가의 감소 <시장성> 스크린 인쇄법을 사용하여 유기발광소자를 제작하는 것이기 때문에 유연성이 있는 플라스틱 기판 상에 직접 적용이 가능하며 따라서 유연성이 있는 유기발광소자의 제작에 직접 활용이 가능
- 보유기관
- 성균관대학교
- 등록일
- 2007-06-15
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성 본 기술의 단일 폴리 이이피롬은, 모스 트랜지스터 형태의 플로팅 게이트와 이 플로팅 게이트에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트를 포함하는 단일 폴리 이이피롬에 있어서, 이 컨트롤 게이트가 엠아이엠(MIM) 캐패시터 형태로 형성되며 이 플로팅 게이트 영역의 상부에 적층되거나, 이 컨트롤 게이트가 엠아이엠(MIM) 캐패시터 형태로 이 플로팅 게이트 영역 일측의 반도체 기판 상에 형성된다.*기술적 배경 종래에는 컨트롤 게이트가 반도체 기판 상에 구현되므로 반도체 기판과 컨트롤 게이트와 기판 사이의 접합에서 역방향 누설 전류가 발생하게 되고, 그로 인해 컨트롤 게이트의 전압 차징 효율이 저하되어, 결국 차징 타임 증가로 인한 프로그램 및 읽기 동작 시간이 지연되는 단점이 있다. 뿐만 아니라, 컨트롤 게이트가 반도체 기판 상에 구현되므로 기판을 통해 주변의 로직 소자 또는 CMOS 소자들에 의해 기인한 외부 노이즈에 영향을 받아 소자가 오작동 하거나 소자의 신뢰성이 저하되는 문제점이 있다*중요성 및 독창성 본 기술의 단일 폴리 이이피롬(EEPROM)의 플로팅 게이트는 MOSFET으로 구성하고 MOSFET의 상부에 MIM(metal insulator metal) 캐패시터 형태로 컨트롤 게이트를 적층함으로써 셀 면적을 감소시키고, 주변 소자들에 의해 기인한 외부 노이즈에 의한 간섭을 방지할 수 있도록 하는 점에서 그 독창성이 있다고 할 수 있다.*적용제품 및 경쟁제품 본 기술은 비휘발성 메모리 소자에 적용되는 것으로, 비휘발성 메모리 소자는 외부 전원의 공급이 차단된 상태에서도 정보를 저장할 수 있는 반도체 소자로, 일례로 EEPROM(electrically erasable programmable read only memory)이 있으며, EEPROM은 쓰기(program, write)와 소거(erase)가 가능한 메모리 소자로 게이트로 작용하는 두 개의 다결정 실리콘층이 수직으로 적층된 적층형 게이트 구조의 EEPROM, 다결정 실리콘층이 단일층인 단일 폴리 EEPROM(single poly EEPROM) 등이 있다.*특징 및 장점 첫째, 단일 폴리 이이피롬(EEPROM)의 플로팅 게이트는 MOSFET으로 구성하고 MOSFET의 상부에 MIM 캐패시터 형태로 컨트롤 게이트를 적층함으로써 셀 면적을 감소시킬 수 있으므로 집적도를 향상시킬 수 있다. 둘째, 반도체 기판에 직접 캐패시터를 형성하지 않음에 따라 주변 소자들에 의해 기인한 외부 노이즈에 의한 간섭을 방지하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다. 셋째, 본 기술은 컨트롤 게이트를 플로팅 게이트 상부 또는 반도체 기판에 MIM 캐패시터 형태로 형성함에 따라 기판과 컨트롤 게이트 사이의 자체 캐패시턴스 및 저항 성분이 종래의 기술에 비해 현격히 감소함에 따라 프로그램 및 읽기 동작 속도를 개선할 수 있다. 넷째, 컨트롤 게이트 하부 기판에 깊은 접합을 형성하지 않아 기판으로의 전류 패스 현상이 발생하지 않음에 따라 소거 동작시에 컨트롤 게이트에 음(-) 전압(negative voltage)을 인가할수 있으므로, NOR 어레이 구성을 함에 있어서 과-소거 된 셀의 복구 및 테스트가 용이한 이점이 있다.
- 보유기관
- 충북대학교
- 등록일
- 2007-07-31
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성 본 기술의 쿨롱진동 위상제어 가능한 단전자 소자는 SOI기판 위에 형성되며 본 소자의 구조는 실리콘 기판 위 실리콘 이중산화막 뒤의 위층 실리콘층에 삼각형 모양의 소스 및 드레인을 가지며 이 소오스 및 드레인이 수십 나노 넓이의 전도채널로 연결되어 있고, 이 전도채널과 수직방향으로 측면게이트가 형성되어있으며, 여기에 인가된 음의 전압이 소오스와 드레인의 전위적 변화 없이 전도채널 내 양자점의 전기적 전위차를 조절하며, 이후 게이트 산화막이 적층됨과 동시에 PADOX법을 이용 양자점의 축소 및 터널링 장벽의 좀 더 명확한 생성이 이루어진다. 이후 전도채널에 이차원 전자개스층을 유발하는 제어게이트의 형성 및 통상적인 MOSFET 금속화 공정으로 완성된다. *기술적 배경 단전자 논리소자의 경우 현재까지의 연구결과를 보면 수 나노미터의 양자점과 전도채널을 무작위로 형성시켜 상온에서 작동하는 성과를 보였다. 이 기술은 불과 수 나노미터 이하 크기의 양자점 형성으로 상온작동이라는 성과를 얻을 수 있으나, 전도채널과 양자점의 무작위적 생성이라는 근본적 특성으로 인해 재현성이 매우 어렵다는 문제를 지니고 있었다. *중요성 및 독창성 본 기술은 PADOX법을 적용, 전자빔 직접 묘화법만으로 형성된 양자점의 크기를 가한 층 축소시키면서, 양자점의 소오스와 드레인간 터널장벽을 좀 더 명확하게 할뿐만아니라, 측면게이트에 적절한 전압을 인가함으로써 단전자 논리 소자에서 어려웠던 쿨롱진동의 위상을 획기적으로 제어하여 별도의 CMOS공정을 도입하지 않고도, CMOS타입의 단전자 논리소자를 제작한다는 점에서 그 독창성이 있다.*적용제품 및 경쟁제품 본 기술의 쿨롱진동 위상제어 가능한 단전자 소자는 메모리 소자에 적용되며, 이 메모리 소자는 컴퓨터를 비롯하여 MP3 등 다양한 전자기기에 적용될 수 있을 것이다. *특징 및 장점 첫째로 비등방적 옥시데이션 기법을 이용한 양자점의 축소 및 터널링 장벽의 자발적 생성이며, 둘째로 단전자 소자의 핵심적인 동작에 있어서 양자점의 쿨롱진동의 위상을 조절 할 수 있는바, 단전자소자의 작동 온-오프지점을 원하는바 임의대로 제어가능하게 되어, CMOS타입의 단전자 논리소자 개발을 가능하게 하며, 또한 필요한 요구에 따라 여러 구조로 변경 및 활용할 수 있다는 점에서 매우 큰 가치를 지니고 있다.
- 보유기관
- 충북대학교
- 등록일
- 2007-07-31
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
*원리 및 구성 본 기술의 단일전자 스핀제어 나노소자의 물질로서는, SOI기판 위에 형성되며, 소자의 구조는 실리콘 기판 위 실리콘 이중산화막층 위의 위층 실리콘층에 소오스 및 드레인이 수십 나노 넓이의 전도채널로 연결되어 있으며 또한, 동일 평면상에 전도채널과 수직방향으로 측면게이트에 인가된 음의 전기적 척력으로 전도채널에 양자점이 형성되어지며, 이후 게이트 산화막이 적층되어있으며, 2개 양자점의 전기적 전위차를 독립적으로 조절하는 상층게이트가 양자점과 수십 나노미터 이하 간격으로 위치하고, 이후 층간 절연막이 적층되며, 마지막으로 전도채널에 이차원 전자개스층을 유발하는 제어게이트가 형성된 단일전자 스핀제어 나노소자이다.*기술적 배경 강자성체 및 최근 시도되고 있는 magnetic semiconductor의 적용에 의한 저온 내지는 상온 저항비는 현재 고밀도 하드디스크 드라이브나 MRAM등의 성공적인 상업화내지는 최종개발단계에까지 이르고 있으나, 이러한 적용은 본질적으로 CMOS 공정에 부가적이거나 추가적인 공정 및 장비의 개발이라는 어려운 점이 있다.*중요성 및 독창성 강자성체등 기존의 CMOS공정에 새로운 강자성체 물질의 적용을 통한 스핀전도도 천이현상에 의존하지 않고, 실리콘 전도영역이 단전자 소자의 영역만큼 국소화(양자점, Quantum Dot)될 때 나타나는 전자의 양자화 현상과 개개 전자의 스핀분극의 제어를 통해 종래와 구조적, 개념적인 면에서 획기적으로 다른 새로운 단일전자 스핀을 제어 할 수있다는 점에서 중요성과 독창성이 있다.*적용제품 및 경쟁제품 본 기술의 단일전자 스핀제어 나노소자는 고속 정보처리가 요구되는 MRAM(Magnetoresistive Random Access Memory) 등에 적용될 수 있으며, 이러한 메모리는 컴퓨터를 비롯한 각종 전자기기에 적용될 수 있을 것이다. *특징 및 장점 첫째, 전자 하나 하나의 스핀을 의도된 바 제어할 수 있으며 따라서 드레인 으로 나가는 전자의 스핀을 의도된바 필터링 할 수 있는 동작 특성을 보인다. 둘째, 강자성 물질의 도입 및 별도공정이 요구되지 않아 기존의 CMOS공정을 그대로 활용할 수 있다는 장점이 크게 부각된다고 할 수 있다. 셋째, 본 단일전자 스핀제어 나노소자는 기본 소자의 단위가 전자 한개 이므로 향후 차세대 초고집적 저전력 소자로 각광받을 것으로 예상되는 단전자트랜지스터의 장점을 그대로 활용할 뿐만 아니라 본 소자의 기능만으로도 현재의 2진번 연산에 전자의 스핀 블락케이트를 활용, 3진법 연산이 가능하게 된다. 넷째, 본소자의 구조를 필요한 요구에 따라 여러 가지로 구조를 변경 및 활용할 수 있다
- 보유기관
- 충북대학교
- 등록일
- 2007-07-31
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 확산물질층, 반도체 확산층 및 반도체 확산배리어층을 구비하는 화합물반도체 구조물에 관한 것으로, 반도체 확산배리어층은 반도체 확산층과 동일한 화합물 반도체 구성 물질을 포함하고 확산속도가 서로 다르게 구성되어 상기 확산물질층으로부터 확산되는 원소의 확산속도가 상기 반도체 확산배리어층에서 감소되도록 하는 화합물반도체 구조물을 제공하여 화합물 반도체 소자의 제조공정 중에 채용가능한 확산배리어층을 제공하며, 반도체 물질로 구성되는 확산배리어층을 구비하는 화합물반도체 구조물을 제공한다본 발명은 화합물반도체 구조물에 관한 것으로, 본 발명의 화합물 반도체 구조물은 확산 물질층, 반도체 확산층 및 반도체 확산배리어층을 구비하여 구성하고, 반도체 확산배리어층은 반도체 확산층과 동일한 화합물 반도체 구성 물질을 포함하고 확산속도가 서로 다르게 구성된다.본 발명에 의하면, 화합물 반도체 소자의 제조공정 중에 채용가능한 확산배리어층을 제공할 수 있게 되고, 이 확산배리어층은 화합물 반도체 물질로 구성되어 손쉽게 확산을 방지하는 기능을 수행할 수 있다. 그 결과 확산에 의한 p-n 접합의 위치를 보다 정밀하게 조절할 수 있다.
- 보유기관
- 전남대학교
- 등록일
- 2007-08-09
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 GaAs/Al x Ga 1-x As/InGaAs(x=0.1∼0.5)로 구성된 PHEMT(Pseudomorphic High Electron Mobility Transistor) 반도체 소자용 옴(ohm) 전극의 제조방법에 관한 것으로, 본 발명에 따르면 종래의 Ge/Pd/PHEMT 구조 위에, As의 외부 확산(off-diffusion)을 억제시킴으로써 열 안정성을 향상시키는 확산 방지막인 Ti 층과 접촉저항(contact resistance)을 낮출 수 있는 Au 층을 추가적으로 포함하도록 제조함으로써 접촉저항이 낮으면서도 열 안정성이 향상되어 종래의 Ge/Pd/PHEMT에 비해 50배 더 작은 최소 접촉저항을 가진 옴 전극을 제조할 수 있다. GaAs/Al x Ga 1-x As/InGaAs(이때, x는 0.1 내지 0.5의 수이다)로 구성된 PHEMT(Pseudomorphic High Electron Mobility Transistor) 반도체 소자용 옴 전극의 제조방법에 있어서, PHEMT 기판 위에 Pd, Ge, Ti 및 Au 층을 차례로 증착시켜 Au/Ti/Ge/Pd/PHEMT의 구조로 금속 박막층을 형성시킨 후, 이를 380 내지 540℃ 범위의 온도 및 90% N 2 , 10% H 2 분위기에서 급속 열처리하는 것을 특징으로 하는 옴 전극의 제조방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 마이크로웨이브 플라즈마 화학증착법을 이용하여 실리콘 기판상에 고배향성을 갖는 에피텍셜 다이아몬드 박막을 형성하는 방법에 관한 것이다. ; 본 발명의 방법은 기판으로서 미스컷이 1°∼30°범위인 Si〈111〉기판을 이용한다. 그리고, 반응 가스로서는 수소증의 메탄농도가 0.6%이하가 되도록 수소와 메탄을 이용한다. 증착중, 기판은 850 내지 1000℃의 온도로 유지되고 반응조는 10 내지 50 토르(Torr)의 압력으로 유지된다. (가) 미스컷이 1°내지 30°범위인 Si〈111〉기판을 적용하는 단계와; (나) 상기 기판을 마이크로웨이브 화학 증착 시스템의 반응조내에 장입하는 단계와; (다) 상기 반응조내에, 수소와 메탄을 반응가스로서 도입하는 단계와; (라) 상기의 반응조내에 마이크로웨이브 파워를 가하여 상기 기판상부에 플라즈마를 형성시키는 단계를 포함하는 것을 특징으로 하는 실리콘 기판상에 에피텍셜 다이아몬드 박막을 형성하는 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기
일반기술
전기·전자 > 반도체 소자 (B63)
본 발명은 수용 또는 지지되는 가열대상 물질의 오염을 감소시키고 향상된 내구성을 가지며, 탄소지그, 탄소보트, 탄소서셉터 등으로 이용되는, 표면에 등방성 열분해 탄소 박막이 형성된 가열용 탄소 재료에 관한 것이다. 또한, 가열용 탄소재료에 등방성 열분해 탄소박막을 형성하는 방법은 가열용 탄소재료를 파티클과 함께 반응관내에 장입하는 단계와 상기 반응관을 탄소 소오스 가스의 열분해 반응을 일으킬 수 있는 온도까지 가열하는 단계와 상기 반응관을 회전시키면서 상기 반응관내에 탄소 소오스 가스를 운반가스와 함께 유입시켜서, 상기 탄소 재료에 열분해 탄소를 증착시키는 단계를 포함함을 특징으로 하는, 가열용 탄소 재료에 등방성 열분해 박막을 형성하는 방법을 포함한다. 가열용 탄소재료를 파티클과 함께 반응관내에 장입하는 단계와; 상기 반응관을 탄소 소오스 가스의 열분해 반응을 일으킬 수 있는 온도까지 가열하는 단계와; 상기 반응관을 회전시키면서 상기 반응관내에 탄소 소오스 가스를 운반가스와 함께 유입시켜서, 상기 탄소재료에 열분해 탄소를 증착시키는 단계를 포함함을 특징으로 하는, 가열용 탄소재료에 등방성 열분해 박막을 형성하는 방법.
- 보유기관
- 포항공과대학교
- 등록일
- 2007-08-10
상세보기