산업기술 통합검색
본 발명은 산소 음이온이 기판상의 박막내로 입사되는 것을 최소화시키고, 박막의 에피택시 정도를 증가 시킬 수 있는, 스퍼터링에 의해 기판상에 박막을 형성하는 방법에 관한 것이다.; 본 발명의 방법은 진공조내에 놓여진 기판의 상부에 그리드를 설치하고, 상기 그리드에 (+) 바이어스를 가하면서, 산소 플라즈마를 포함하는 플라즈마를 이용하여 기판상에 스퍼터링 증착을 수행한다. 플라즈마를 발생시킬 수 있고 내부에서 산화물 타깃을 구비하는 진공조내에 기판을 배치하는 단계와; 상기 기판의 상부에 그리드를 설치하여, 상기 기판이 상기 그리드에 의해 상기 타깃으로부터 가리워지도록 하는 단계와; 상기 그리드에 (+)바이어스를 가하면서, 상기 진공조내에서 산소 플라즈마를 포함하는 플라즈마를 발생시켜서 상기 기판상에 산화물을 스퍼터링 증착하는 단계를 포함함을 특징으로 하는 기판상에 박막을 형성하는 방법.
본 발명은 저온 Pd/Ge 옴 전극을 이용한 자기 정렬 게이트(self-aligned gate) 트랜지스터 반도체 소자의 제조방법에 관한 것으로, GaAs 또는 InP 층을 포함하는 기판을 갖는 트랜지스터 반도체 소자의 제조방법에 있어서, 게이트 전극 제작 후, Pd와 Ge를 차례로 증착하고 열처리하여 옴 전극을 제작하는 것을 특징으로 하는 본 발명의 방법에 따르면 보다 미세한 패턴으로 자기 정렬 게이트 전극을 제작할 수 있다. GaAs 또는 InP 층을 포함하는 기판을 갖는 트랜지스터 반도체 소자의 제조방법에 있어서, 소자 분리를 위한 메사 에칭 공정을 실시하는 단계; 게이트 패턴을 형성시키고 게이트 리쎄스 에칭을 한 후, Ti, Pt, Au를 차례로 증착하여 게이트 전극을 형성시키는 단계; 및 Pd와 Ge를 차례로 증착시킨 후 열처리하여 소오드-드레인 옴 전극을 제작하는 단계를 차례로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
본 발명의 비정형 고 전자 이동도 트랜지스터는, 반도체 기판상에 버퍼층, GaAs 스페이서층, lnGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 GaAs 캡층이 순차적으로 형성된 구조로서, 상기 GaAs 캡층은 불순물 도핑이 이루어지지 않은 진성이고, 상기 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지며, 상기 GaAs 캡층과 각각 오믹 접촉 저항을 이루는 소스 전극 및 드레인 전극을 구비하는 점에 그 특징이 있다. 반도체 기판상에 버퍼층, GaAs 스페이서층, lnGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 GaAs 캡층이 순차적으로 형성된 비정형 고 전자 이동도 트랜지스터에 있어서, 상기 GaAs 캡층은 불순물 도핑이 이루어지지 않은 진성이고, 상기 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지며, 상기 GaAs 캡층과 각각 오믹 접촉 저항을 이루는 소스 전극 및 드레인 전극을 구비하는 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터.
본 발명은 휴대용 단말기에 구비되는 전력 증폭용 소자에 관한 것으로서, 소형 경량화 추세의 휴대용 단말기의 전력 증폭 소자에 PHEMT를 사용하기 위해서, PHEMT를 3개의 전자 공급층과 그 전자 공급층 사이에 각각 전도층을 삽입한 이중 전도층 구조의 단일 전압형 PHEMT를 제공한다. 즉, 본 발명은 반절연성 기판(110)의 상부 에 형성된 완층층(120), 제 1 전자 공급층(130), 제 1 전도층(140), 제 2 전자 공 급층(150), 제 2 전도층(160), 제 3 전자 공급층(170), 공핍층(180), 표면층(190) 이 순차적으로 적층되고, 상기 표면층(190)의 일부가 제거되어 상기 공핍층(180)의 일부가 노출되고, 상기 노출된 공핍층(180)의 상부에는 게이트 전극(210)이 형성되며, 상기 게이트 전극(210)의 양측에 잔류하는 상기 표면층(180)의 상부에는 소오스 또는 드레인 전극으로 사용되는 오믹 전극(200)이 형성된 구조로 이루어지는 단일 전압형 PHEMT를 제공함으로써, 디지탈 변조 방식의 휴대용 단말기에 사용하면, 휴대용 단말기를 소형 경량화 시킬 수 있고, 제조 원가를 절감시킬 수 있다. 반절연성 기판(110)의 상부에 형성된 완충층(120), 제 1 전자 공급층(130), 제 1 전도층(140), 제 2 전자 공급층(150), 제 2 전도층(160), 제 3 전자 공급층(170), 공핍층(180), 표면층(190)이 순차적으로 적층되고, 상기 표면층(190)의 일부가 제거되어 상기 공핍층(180)의 일부가 노출되고, 상기 노출된 공핍층(180)의 상부에는 게이트 전극(210)이 형성되며, 상기 게이트 전극(210)의 양측에 잔류하는 상기 표면층(180)의 상부에는 소오스 또는 드레인 전극으로 사용되는 오믹 전극(200)이 형성된 구조로 이루어지는 단일 전압형 PHEMT.
본 발명은 빠른 출력 변화속도를 갖는 전류감지형 CMOS 플립플롭에 관한 것이다. 본 발명에 의한 전류감지형 CMOS 플립플롭은, 클럭(CK)과 입력신호(D)를 유입하여 상기 클럭레벨이 VDD 전압일 때 상기 입력신호(D)레벨과 반전과 비반전레벨을 각각 유지하는 프리차지노드 ([IMAGE 1] , [IMAGE 2] )를 구비한 전류감지증폭부; PMOS 트랜지스터(P5)의 게이트는 상기 프리차지노드([IMAGE 3] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P5)와 NMOS 트랜지스터(N7, N8)가 직렬로 접속되고, NMOS 트랜지스터(N7)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P5)의 드레인으로부터 래치된 상기 입력신호(D)를 출력하는 비반전출력부; 및 PMOS 트랜지스터(P6)의 게이트는 상기 프리차지노드([IMAGE 4] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P6)와 NMOS 트랜지스터(N9, N10)가 직렬로 접속되고, NMOS 트랜지스터(N9)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P6)의 드레인으로부터 래치된 반전입력신호([IMAGE 5] )를 출력하는 반전출력부를 포함함을 특징으로 한다. ; 본 발명에 의하면, 입력신호가 출력단에서 래치되기까지의 통과되는 게이트단이 감소시키고 반전/비반전출력부에서 각 트랜지스터의 폭을 조정함으로써 출력변환시 각 출력신호가 서로 대칭을 이루며 고속으로 변환되고, 소비전력과 사이즈가 작은 전류감지형 CMOS 플립플롭을 제공한다. 클럭(CK)과 입력신호(D)를 유입하여 상기 클럭의 레벨이 0 전압인 경우 VDD전압을 유지하며 상기 클럭레벨이 VDD 전압인 경우 상기 입력신호(D)레벨과 반전과 비반전레벨을 각각 유지하는 프리차지노드 ([IMAGE 48] , [IMAGE 49] )를 구비한 전류감지증폭부; PMOS 트랜지스터(P5)의 게이트는 상기 프리차지노드([IMAGE 50] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P5)와 NMOS 트랜지스터(N7, N8)가 직렬로 접속되고, NMOS 트랜지스터(N7)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P5)의 드레인으로부터 래치된 상기 입력신호(D)를 출력하는 비반전출력부; 및 PMOS 트랜지스터(P6)의 게이트는 상기 프리차지노드([IMAGE 51] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P6)와 NMOS 트랜지스터(N9, N10)가 직렬로 접속되고, NMOS 트랜지스터(N9)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P6)의 드레인으로부터 래치된 반전입력신호([IMAGE 52] )를 출력하는 반전출력부를 포함함을 특징으로 하는 고속 출력 변환기능을 가지는 전류감지형 CMOS 플립플롭.
본 발명은 증착장치에 관한 것으로서, 특히 일정한 두께로 박막이나 다층박막을 균일하게 형성하는 펄스 레이저의 수직 입사를 이용한 박막 증착장치에 관한 것이다. 본 발명에 따른 증착 장치는 렌즈에 의해 집속된 레이저빔을 진공챔버의 윈도우를 통하여 입사시켜 상기 진공챔버내의 기판에 박막을 형성시키는 펄스 레이저의 수직 입사를 이용한 박막 증착장치로서, 상기 진공챔버의 윈도우를 통하여 입사된 펄스 레이저 빔의 방향과 직교하여 상기 렌즈의 초점 거리 위치에 설치된 핀홀을 가진 박판; 상기 금속 박판 아래쪽 소정의 위치에 상기 레이저 빔의 방향과 직교하여 설치되어 타겟을 고정하는 타겟고정부; 상기 타겟고정부로부터 소정의 상단 위치로 이격되어 박막을 형성시킬 상기 기판을 고정하는 기판고정부; 및 상기 기판고정부를 회전시켜 상기 기판에 균일하게 박막을 형성시키기 위한 제1모터제어부를 포함함을 특징으로 한다.; 본 발명에 의한 수직 입사 펄스 레이저를 이용한 증착장치는 레이저 빔을 타겟면에 수직으로 입사시켜 타겟에서 발생되는 플룸(plume)의 방향을 일정하게 유지시키고, 알루미늄 포일을 통하여 레이저를 입사시킴으로써 윈도우에 플룸이 증착되는 것을 방지하여 일정하고 균일한 박막층들을 형성시키는 것을 가능하게 한다. 렌즈에 의해 집속된 레이저 빔을 진공챔버의 윈도우를 통하여 입사시켜 상기 진공챔버내의 기판에 박막을 형성시키는 펄스 레이저의 수직 입사를 이용한 박막 증착장치에 있어서, 상기 진공챔버의 윈도우를 통하여 입사된 펄스 레이저 빔의 방향과 직교하여 상기 렌즈의 초점 거리 위치에 설치된 핀홀을 가진 박판; 상기 박판 아래쪽 소정의 위치에, 상기 레이저 빔의 방향과 직교하여 설치되며 타겟을 고정하는 타겟고정부; 상기 타겟고정부로부터 소정의 상단 위치로 이격되어 박막을 형성시킬 상기 기판을 고정하는 기판고정부; 및 상기 기판고정부를 회전시켜 상기 기판에 균일하게 박막을 형성시키기 위한 제1모터제어부를 포함함을 특징으로 하는 펄스 레이저의 수직 입사를 이용한 박막 증착장치.
본 발명은 유기금속 화학증착법에 의한 레이저용 산화아연계 박막의 제조방법에 관한 것으로서, 아연-함유 유기금속 및 산소-함유 기체 또는 유기물을 별개의 라인을 통해 반응기에 주입시키면서 산소-함유 기체 또는 유기물의 주입라인을 기재 표면 중앙 지점으로부터 1 내지 5cm 앞에 위치시키고, 1 내지 10torr의 압력, 250 내지 700℃의 내부온도 및 냉벽(cold wall) 반응기 조건하에서 기재 위에 막을 성장시키는 것을 포함하는 본 발명에 따른 유기금속 화학증착법에 의하면, 우수한 광학 특성을 갖는 레이저용 산화아연계 박막을 제조할 수 있다. 1 내지 10torr의 압력, 250 내지 700℃의 내부온도 및 냉벽(cold wall)으로 유지된 반응기에서 아연-함유 유기금속 및 산소-함유 기체 또는 유기물과 기재를 접촉시킴을 포함하며, 이때 산소-함유 기체 또는 유기물이 별개의 라인을 통해 반응기에 주입되고 각 주입라인 말단이 기재 표면 중앙지점으로부터 1 내지 5cm 이격되어 위치된 것을 특징으로 하는, 유기금속 화학증착법에 의한 레이저용 산화아연계 박막의 제조방법.
본 발명은 질화갈륨계 III-V족 화합물 반도체 소자 및 그 제조방법을 제공한다. 상기 질화갈륨계 III-V족 화합물 반도체 소자는 기판; 상기 기판 상부에 형성된 n형 또는 p형의 GaN계 III-V족 화합물 반도체층과, 상기 GaN계 III-V족 화합물 반도체층 상부에 형성된 p형 GaN계 III-V족 화합물 반도체층; 및 상기 p형 GaN계 III-V족 화합물 반도체층 상부에 형성되며, 팔라듐(Pd) 함유층과 니켈(Ni) 함유층이 순차적으로 적층되어 이루어지고, 패턴화된 오믹 전극;을 포함하여 된 것을 특징으로 하는 한다. 본 발명의 Pd/Ni 오믹 전극은 열처리시 형성된 NiO가 Pd 갈라이드의 형성을 촉진시켜 GaN계 반도체층과 전극과의 접촉 계면에 갈륨 빈자리(gallium vacancy: V Ga )가 생성되면서 접촉 저항이 보다 낮아지며, 계속된 Pd 갈라이드의 생성과 NiO의 확산 방지막으로서의 역할로 인해 전극이 열적으로 안정하다. 따라서 이러한 Pd/Ni 오믹 전극을 채용하면 신뢰성이 개선된 질화갈륨계 III-V족 화합물 반도체 소자를 얻을 수 있게 된다. 기판; 상기 기판 상부에 형성된 n형 또는 p형의 GaN계 III-V족 화합물 반도체층과, 상기 GaN계 III-V족 화합물 반도체층 상부에 형성된 p형 GaN계 III-V족 화합물 반도체층; 및 상기 p형 GaN계 III-V족 화합물 반도체층 상부에 형성되며, 팔라듐 갈라이드로 이루어진 팔라듐(Pd) 함유층과 니켈 옥사이드로 이루어진 니켈(Ni) 함유층이 순차적으로 적층되어 이루어지고, 패턴화된 오믹 전극;을 포함하여 된 것을 특징으로 하는 질화갈륨계 III-V족 화합물 반도체 소자.
본 발명은 헤테로접합형 전계효과 트랜지스터 소자의 제조방법을 제공하며, 이 제조방법은 기판상에 비도핑된 GaN 반도체층과 AlGaN 반도체층을 순차적으로 형성하는 단계; 상기 결과물을 에칭하여 소자를 분리해내는 단계; 상기 단계로부터 얻어진 결과물상에 포토레지스트막 패턴을 형성한 다음, 이를 이용하여 게이트 전극 물질을 증착하여 게이트 전극을 형성하는 단계; 상기 결과물을 표면처리하는 단계; 및 상기 결과물상에 포토레지스트막 패턴을 형성한 다음, 이를 이용하여 오믹 전극용 금속을 증착하여 오믹 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 게이트 전극을 오믹 전극 전에 제작하므로 게이트 전극 형성을 위해 실시되었던 오믹전극 사이에 게이트 전극을 정렬해야 하는 어려움을 극복할 수 있다. 따라서 오믹전극에 의해 유발된 기판의 단차를 없앨 수 있으므로, 게이트 전극 형성을 위한 포토리지스트막 패턴을 더욱 미세하게 형성할 수 있을 뿐만 아니라, 게이트 전극의 정렬도를 향상시킬 수 있다. 또한, 본 발명에서는 오믹전극 층의 형성 전에 AlGaN 반도체층 표면을 유도결합 플라스마로 표면 처리함으로써 오믹 전극 형성용 금속의 증착 상태에서 오믹 특성이 얻을 수 있어서 열처리과정이 불필요하다. 본 발명의 제조방법에 따라 형성된 AlGaN/GaN HFET 소자는 최대 트랜스컨덕턴스와 최대 드레인 전류가 모두 우수하여 증폭 능력이 양호하다. (a) 기판상에 비도핑된 GaN 반도체층과 AlGaN 반도체층을 순차적으로 형성하는 단계; (b) 상기 결과물을 에칭하여 소자를 분리해내는 단계; (c) 상기 (b) 단계로부터 얻어진 결과물상에 포토레지스트막 패턴을 형성한 다음, 이를 이용하여 게이트 전극 물질을 증착하여 게이트 전극을 형성하는 단계; (d) 상기 결과물을 N 2 , Ar, Cl 2 , BCl 3 , H 2 , HBr, O 2 로 이루어진 군으로부터 선택된 하나 이상을 사용한 유도 결합 플라즈마를 이용하여 표면처리하는 단계; 및 (e) 상기 결과물상에 포토레지스트막 패턴을 형성한 다음, 이를 이용하여 오믹 전극용 금속을 증착하여 오믹 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 헤테로접합형 전계효과 트랜지스터(HFET) 소자의 제조방법.
본 발명은 LIGA 공정을 이용한 광학용 초소형 프리즘 어레이의 금형 제작 방법에 관한 것으로서, 더 상세하게는 LIGA 공정으로 X-선 마스크에 대한 정렬없이 경사노광하는 방법으로 프리즘 어레이 형태를 만들고, 상기 어레이 형태에 전기도금을 함으로써 표면조도가 우수하고 임의 형태의 가공이 탁월한 프리즘 어레이를 사출성형할 수 있게 하는 초소형 프리즘 어레이 금형 제조방법에 관한 것이다. 한편, 본 발명은 방사광 가속기의 싱크로트론 방사광(Synchrontron Radiation; 이하 '방사광 또는'X-선'이라 칭한다)을 이용하여 소정의 패턴을 갖는 광학용 프리즘 어레이를 제조할 수 있는 초소형 프리즘 어레이 금형의 제조방법에 관한 것이다. ; 이를 위한 본 발명은 LIGA 공정을 이용하여, 광학용 프리즘 어레이를 사출성형하기 위한 초소형 프리즘 어레이의 금형 제조방법에 있어서, X-선 마스크를 이용하여 경사노광을 몇번 하는 경사 노광단계과; 상기 노광단계에서 노광된 시편을 현상하여 원하는 프리즘 어레이 형태의 PMMA를 제작하는 PMMA 제작단계과; 상기 제작된 PMMA 형상에 니켈 도금을 한 후 상기 PMMA를 녹여 실리콘 기판을 제거하여 해당하는 프리즘 어레이 형태의 니켈 금형을 얻는 단계;를 포함하여 된 것을 특징으로 한다. LIGA 공정을 이용하여, 광학용 프리즘 어레이를 사출성형하기 위한 프리즘 어레이의 금형 제조방법에 있어서, X-선 마스크를 이용하여 경사노광을 몇번 하는 경사 노광단계; 상기 노광단계에서 노광된 시편을 현상하여 원하는 프리즘 어레이 형태의 PMMA를 제작하는 PMMA 제작단계; 상기 제작된 PMMA 형상에 니켈 도금을 한 후 상기 PMMA를 녹여 실리콘 기판을 제거하여 해당하는 프리즘 어레이 형태의 니켈 금형을 얻는 단계;를 포함하여 된 것을 특징으로 하는 초소형 프리즘 어레이 금형 제조방법.
본 발명은 미세 U형 골 구조물의 제조방법에 관한 것으로서, 더 상세하게는 방사광 X-선을 이용하여 2번의 X-선 경사노광과 현상공정으로 기본적인 골 구조물을 만든 후, 한번의 X-선 노광을 더 한 뒤, 열처리를 하여 미세 U형 골 구조물 성형틀을 만들고, 상기 미세 U형 골 구조물 성형틀위에 성형물을 굳혀서 미세 U형 골 구조물을 제조하는 방법에 관한 것이다.; 본 발명의 미세 U형 골 구조물 제조방법은 (가) 실리콘기판(10)위에 PMMA판(40)를 접합하여 PMMA판(40)를 접합한 기판을 만드는 단계와, (나) X-선 노광시 상기 PMMA판(40)를 접합한 기판위에 밀착시킬 X-선 마스크를 만드는 단계와, (다) 상기 X-선 마스크를 상기 PMMA판(40)이 접합된 기판위에 밀착시키고 2번의 X-선 경사노광과 현상공정을 함으로써 PMMA 구조물을 만드는 단계와, (라) 상기 PMMA 구조물의 윗부분을 X-선 수직노광한 후 열처리를 함으로서, 미세 U형 골구조물 성형틀을 만드는 단계 및 (마) 상기 미세 U형 골구조물 성형틀에 성형물을 부은 후, 굳혀서 미세 U형 골 구조물을 만드는 단계를 포함하는 것을 특징으로 한다. 변형된 LIGA 공정을 이용한 미세 U형 골구조물 제조방법에 있어서, (가) 실리콘기판(10)위에 PMMA판(Polymethylmethacrylate sheet)(40)을 접합하여 PMMA(PolymethylMethacrylate)판을 접합한 기판을 만드는 단계; (나) X-선 노광시 상기 PMMA(Polymethylmethacrylate)판(40)을 접합한 기판위에 밀착시킬 X-선 마스크를 만드는 단계; (다) 상기 X-선 마스크를 상기 PMMA판(40)이 접합된 기판위에 밀착시키고 2번의 X-선 경사노광과 현상 공정을 함으로서 PMMA 구조물을 만드는 단계; (라) 상기 PMMA 구조물의 윗부분을 X-선 수직노광한 후 열처리를 함으로써, 미세 U형 골구조물 성형틀을 만드는 단계; 및 (마) 상기 미세 U형 골구조물 성형틀에 성형물을 부은 후, 성형하여 미세 U형 골 구조물을 만드는 단계를 포함하고, 상기 (마)단계의 성형물은 유연한 중합체를 포함하고, 상기 (다)단계의 PMMA 구조물은 삼각형태 또는 사다리꼴 형태인 것을 특징으로 하는 미세 U형 골구조물 제조방법.
본 발명은 리가 공정을 이용한 삼각 산맥 구조물과 그 성형틀 제조방법에 관한 것으로, 특히 기판 상부에 X-선 감광제를 접합하고, X-선 투과층 상부에 삼각 산맥 구조물의 영역을 정의하는 X-선을 흡수하는 물질로 이루어진 마스크 패턴을 형성하고, X-선 감광제와 마스크 패턴을 밀착시키고 X-선 투과층에 서로 다른 입사방향의 경사진 각도로 2번 노광을 실시하고, X-선 노광을 한 뒤에 X-선 마스크와 감광제를 분리한 후 X-선 감광제를 현상하여 기판 상부에 삼각 산맥 구조물 패턴을 형성하고, X-선 감광제 상부에 시드층을 형성하고 금속층을 두껍게 형성한 후에, 삼각 산맥 구조물 패턴 및 기판을 모두 제거하여 삼각 산맥의 피크 끝 부분이 날카로운 미세 삼각 산맥 구조물의 성형틀을 제작할 수 있다. 그리고, 본 발명은 삼각 산맥 구조물의 성형틀에 연성의 성형물질을 붓고 이를 성형한 후에, 성형틀에서 굳은 성형물질을 분리하여 항력을 효율적으로 감쇠시키면서 곡면 등에도 적용할 수 있는 피크가 날카로운 유연한 미세 삼각 산맥 구조물을 제조한다. 또한 금속 물질로 제조된 성형틀은 사출 성형, 압출 성형 또는 핫 엠보싱 공정 등의 금형 공정에 사용할 수 있으므로 금형 공정들을 통해 미세 삼각 산맥 구조물의 대량생산도 가능하다. 두개 이상의 삼각 산맥 피크와 그 사이에 적어도 하나 이상의 골짜기가 있으며 상기 삼각 산맥 피크 및 골짜기는 병렬로 배치된 삼각 산맥 구조물의 성형틀 제조방법에 있어서, 기판 상부에 X-선 감광제를 접합하는 단계; X-선 투과층 상부에 삼각 산맥 구조물의 영역을 정의하기 위하여 X-선을 흡수하는 물질로 마스크 패턴을 형성하는 단계; 상기 X-선 감광제와 상기 마스크 패턴을 밀착시키고 상기 X-선 투과층에 서로 다른 입사 방향의 경사진 각도로 2번 노광을 실시하는 단계; 상기 마스크 패턴 및 X-선 투과층을 분리하고 상기 노광된 X-선 감광제를 현상하여 상기 기판 상부에 삼각 산맥 구조물 패턴을 형성하는 단계; 상기 삼각 산맥 구조물 패턴이 형성된 기판 상부에 금속층을 두껍게 형성하는 단계; 및 상기 삼각 산맥 구조물 패턴 및 기판을 모두 제거하여 상기 금속층으로 이루어진 삼각 산맥 구조물의 성형틀을 형성하는 단계를 포함하는 것을 특징으로 하는 리가 공정을 이용한 삼각 산맥 구조물의 성형틀 제조방법.
본 발명은 기판 미세가공을 이용한 삼각 산맥 구조물 및 그 성형틀 제조방법에 관한 것으로, 특히 (100) 실리콘 기판 상부 및 하부에 각각 제 1 및 제 2절연막을 형성하고, 제 1절연막 상부에 삼각 산맥 구조물의 산맥 영역을 정의하는 감광막 패턴을 형성하고, 감광막 패턴에 맞추어 제 1절연막을 식각하여 식각 마스크 패턴을 형성한 후에, 감광막 패턴을 제거하고, 식각 마스크 패턴에 의해 드러난 기판을 방향성 습식 용액을 사용하여 식각하는 것을 특징으로 하는 기판 미세가공으로 삼각 골짜기를 형성하고, 식각 마스크 패턴 및 제 2절연막을 제거하여 삼각 산맥 구조물의 실리콘 성형틀을 형성한다. 이러한 삼각 산맥 구조물의 실리콘 성형틀에 성형물질을 붓고 이를 성형한 후에, 성형틀에서 굳은 성형물질을 분리하여 삼각 산맥 구조물을 제조한다. 또한, 삼각 산맥 구조물의 실리콘 성형틀로 사출 성형, 압출 성형, 또는 핫 엠보싱 공정 등을 위한 금속 형틀도 만들 수 있어 위 공정들을 통한 삼각 산맥 구조물의 대량 생산도 가능하다. 그러므로, 본 발명은 기판 미세 가공 기술을 이용하여 항력을 효율적으로 감쇠시키면서 곡면 등에도 적용할 수 있는 피크가 날카로운 유연한 미세 삼각 산맥 구조물을 대량으로 생산할 수 있다. 두개 이상의 삼각 산맥 피크와 그 사이에 적어도 하나 이상의 골짜기가 있으며 상기 삼각 산맥 피크 및 골짜기는 병렬로 배치된 삼각 산맥 구조물의 성형틀 제조방법에 있어서, 실리콘 기판 상부 및 하부에 각각 제 1 및 제 2절연막을 형성하는 단계; 상기 제 1절연막 상부에 상기 삼각 산맥 구조물의 산맥 영역을 정의하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 맞추어 제 1절연막을 식각하여 식각 마스크 패턴을 형성한 후에, 상기 감광막 패턴을 제거하는 단계; 상기 식각 마스크 패턴에 의해 드러난 기판을 방향성 습식 용액으로 식각하는 기판 미세가공 기술을 이용하여 삼각 골짜기를 형성하는 단계; 상기 식각 마스크 패턴 및 제 2절연막을 제거하여 상기 삼각 산맥 구조물의 성형틀을 형성하는 단계를 포함하는 것을 특징으로 하는 기판 미세가공을 이용한 삼각 산맥 구조물의 성형틀 제조방법.
본 발명은 고종횡비 팁을 갖는 압전 캔티레버 및 그 제조 방법에 관한 것으로, 특히 캔티레버의 팁이 낮을 경우 빔 자체 또는 빔이 갖는 전압이 미디어에 영향을 미치는 것을 막기 위한 고종횡비의 팁을 제조함에 있어서, 캔티레버의 팁과 지지부 상부에 응력 보정막을 추가하여 다층의 캔티레버 막을 형성함으로써 캔티레버 자체의 내부 응력을 보정하여 캔티레버가 휘어지는 것을 막을 수 있다. 또한 본 발명은 광투과 케이스를 지지부에 연결된 접합용 패턴에 접합시키기 때문에 양극 접합을 이용한 캔티레버의 접합시 상/하부 전극과 케이스가 분리되어 케이스에 인가된 전압이 직접적으로 상/하부 전극에 전달되지 않게 된다. 이로 인해, 상/하부 전극 및 압전물질에 고전압이 걸리는 위험을 막을 수 있고 상부 전극의 표면 산화 현상을 방지할 수 있다. 압전 캔티레버에 있어서, 상기 캔티레버의 고종횡비 팁; 상기 팁에 수직으로 연결된 지지부; 상기 팁과 지지부 상부에 형성된 적어도 1층 이상의 응력 보정막; 상기 지지부 및 응력 보정막이 오픈된 캔티레버의 오픈 영역; 상기 응력 보정막 상부에 순차적으로 형성된 하부 전극, 압전물질층 및 상부 전극; 상기 지지부의 외곽 상부에서 전체 구조물을 덮되, 상기 캔티레버의 와이어가 연결될 부분이 오픈된 광투과 케이스; 상기 광투과 케이스의 오픈된 부분을 통해 상기 하부 전극 및 상부 전극에 각각 연결된 와이어를 구비하는 것을 특징으로 고종횡비 팁을 갖는 압전 캔티레버.
본 발명은 광학용 초소형 구조물 어레이 금형의 제조방법에 관한 것으로서, 더 상세하게는 LIGA(in german, Lithographie-노광, Galvanoformung-전기도금, Abformung-사출성형) 공정과 열처리 공정을 이용하여 마이크로 렌즈 등의 구조물이 있는 광학용 초소형 구조물 어레이 금형의 제조방법에 관한 것이다. 한편, 본 발명은 방사광 가속기의 X-선 1차 노광과 현상, X-선 2차 노광 그리고 열처리의 방법으로 마이크로 렌즈 등의 특정한 구조물이 있는 광학용 초소형 구조물 어레이 형태를 구현하고, 이를 바탕으로 전기도금을 통해 초정밀 금형을 제작하는 광학용 초소형 구조물 어레이 금형의 제조방법에 관한 것이다. LIGA 공정을 이용하여, 소정의 특정한 구조물이 있는 광학용 초소형 구조물 어레이를 사출성형하기 위한 금형 제조방법에 있어서, X-선 마스크를 이용하여 한번 또는 두번 이상 노광하는 단계; 상기 노광단계에서 노광된 시편을 현상하여 원하는 소정의 초소형 광학용 구조물 어레이 형태의 감광재 PMMA를 제작하는 PMMA 제작단계; 상기 PMMA 제작단계에서 제작된 초소형 광학용 구조물 어레이 형태의 감광재 PMMA에 다른 마스크를 사용하여 원하는 부분에 X-선 2차 노광하는 단계; 상기 2차 노광단계를 실시한 후에 열처리를 실시하여 상기 X-선에 의해 노광된 감광재의 부분만을 비노광된 부분에 대해 선택적으로 표면을 녹여 변형시켜 소정의 모양을 갖는 구조물을 제조하는 단계; 및 상기 제작된 PMMA 형상에 니켈 도금을 한 후 상기 PMMA를 녹여 실리콘 기판을 제거하여 해당하는 구조물 어레이 형태의 니켈 금형을 얻는 단계를 포함하는 것을 특징으로 하는 광학용 초소형 구조물 어레이 금형의 제조방법.
본 발명은 Ni/Sb/Au 금속화 공정을 이용한 n-type 실리콘 게르마늄 반도체 기판에서 저 접촉저항 오믹 메탈 전극 구조 및 제조 방법에 관한 것이다. 즉, 본 발명은 실리콘 게르마늄 반도체 기판에서의 메탈 전극 제조에 있어서, 실리콘 게르마늄 층상에 실리콘 캡핑 레이어를 형성하지 않고, Ni/Sb/Au 구조의 금속 전극을 직접 형성한 후, 열처리에 의한 Ni 실리사이드 형성 및 Sb 도핑효과의 결합을 통해 반도체 기판과 메탈 전극간 저 접촉 저항 특성을 구현할 수 있도록 하는 이점이 있다. 또한 상기 저 접촉 저항 특성을 이용하여 소오스와 드레인 전극을 증착하고, 열처리를 통해 오믹 접합을 형성시킨 후, 게이트 전극을 형성하는 일반적인 HEMT 제작 공정과는 반대로 게이트 전극을 소오스 및 드레인 전극 형성전에 형성하므로 폭이 더 미세한 게이트 전극의 형성이 가능하게 되며, 특성의 개선이 용이하게 되는 이점이 있다. 실리콘 게르마늄 반도체 기판에서의 저 접촉저항 구현을 위한 메탈 전극 구조에 있어서, 실리콘 서브스트레이트와, 상기 실리콘 서브스트레이트층상에 형성되는 실리콘 시드 층과, 상기 실리콘 시드 층상에 형성되는 실리콘 게르마늄 층과, 상기 실리콘 게르마늄 층상에 저항 접촉을 위한 Ni 층과, 상기 니켈 층상에 증착되며 니켈 층에의 도펀트 작용을 위한 Sb 층과, 상기 안티몬 층상에 증착되어 전극을 연결하는 Au 층 을 포함하는 실리콘 게르마늄 반도체 기판에서 저 저항 메탈전극 구조.
탐침형 깊은 준위 과도 전기 용량 분광기(deep-level transient spectroscopy)를 제공한다. 본 발명의 일 관점에 따른 장비는 측정될 시료인 전극 패드가 노출된 반도체 소자 칩을 담는 진공조, 반도체 소자 칩의 전극 패드에 접촉하는 탐침, 반도체 소자 칩을 지지하는 시료 지지부, 반도체 소자 칩을 77K까지 냉각시키기 위해 시료 지지부를 냉각하기 위해 시료 지지부 하부에 연결되고 내부에 냉매가 순환되는 냉각부, 반도체 소자 칩을 700K까지 승온시키기 위한 가열부, 냉각 또는 가열에 따른 온도 변화에 의해서 시료 지지부가 수평 방향으로 열 팽창 또는 수축하는 것을 억제하기 위해 시료 지지부의 측면에 잇대어진 수평 지지대, 수평 지지대가 고정되게 지지하기 위해 진공조 내에 고정 설치되는 수평 지지대, 및 탐침을 통해 반도체 소자의 전극 패드에 전기적으로 연결되어 온도 변화에 따른 시료의 정전 용량 변화를 측정하는 정전 용량 측정기를 포함하여 구성된다.깊은 준위 과도 전기 용량 분광기에 있어서, 측정될 시료인 전극 패드가 노출된 반도체 소자 칩을 담는 진공조; 상기 진공조 내로 도입되어 전기적 연결을 위해 상기 반도체 소자 칩의 전극 패드에 접촉하는 탐침; 상기 진공조 내에서 상기 반도체 소자 칩을 지지하는 시료 지지부; 상기 시료 지지부의 냉각에 의해 상기 반도체 소자 칩을 77K까지 냉각시키기 위해 상기 시료 지지부에 연결되고 내부에 냉매가 순환되는 냉각부; 상기 시료 지지부의 가열에 의해 상기 반도체 소자 칩을 700K까지 승온시키기 위한 가열부; 상기 냉각 또는 가열에 따른 온도 변화에 의해서 상기 시료 지지부가 수평 방향으로 열 팽창 또는 수축하는 것을 억제하기 위해 상기 시료 지지부의 측면에 잇대어진 수평 지지대; 상기 수평 지지대가 고정되게 지지하기 위해 상기 진공조 내에 고정 설치되어 상기 수평 지지대에 연결된 수평 지지대; 및 상기 탐침을 통해 상기 반도체 소자의 전극 패드에 전기적으로 연결되어 상기 온도 변화에 따른 상기 시료의 정전 용량 변화를 측정하는 정전 용량 측정기를 포함하는 것을 특징으로 하는 탐침형 깊은 준위 과도 전기 용량 분광기.
Ir을 열처리에 의해 산화시켜 형성된 전도성 산화물을 포함하는 게이트 전극을 갖춘 반도체 소자 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자는 기판과, 상기 기판 위에 형성된 제1 질화물계 반도체층으로 이루어지는 제1층과, 상기 제1층 위에 형성되고 상기 제1 질화물계 반도체층과는 다른 격자 상수를 갖는 제2 질화물계 반도체층으로 이루어지는 제2층과, 상기 제2층 위에 형성된 소오스 및 드레인 전극과, 상기 제2층 위에 형성되고, Ir 함유 물질로 이루어지는 게이트 전극을 포함한다. Ir 함유 물질로 이루어지는 게이트 전극을 형성하기 위하여, 먼저 상기 패터닝된 질화물계 반도체층 위에 Ir 함유 금속층을 형성한다. 그 후, 상기 Ir 함유 금속층을 열처리한다. 상기 Ir 함유 금속층의 열처리는 200 ∼ 600℃의 온도로 행해진다. 상기 Ir 함유 금속층의 열처리는 RTP 장치를 이용하여 행해지며, 산소, 질소 또는 아르곤 분위기하에서 행해진다.기판과, 상기 기판 위에 형성된 제1 질화물계 반도체층으로 이루어지는 제1층과, 상기 제1층 위에 형성되고 상기 제1 질화물계 반도체층과는 다른 격자 상수를 갖는 제2 질화물계 반도체층으로 이루어지는 제2층과, 상기 제2층 위에 형성된 소오스 및 드레인 전극과, 상기 제2층 위에 형성되고, Ir 함유 물질로 이루어지는 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자.
본 발명은 알리아스 효과(alias effect)를 이용한 심박동 변이 신호의 내삽 방법에 관한 것으로서, 더 상세하게는 예를 들어 성인과 태아의 심박동 변이 신호에서 발생되는 신호의 손실을 알리아스 효과를 이용하여 내삽함으로써 손실된 신호의 내삽 과정에서 신호의 선형적인 특징을 최대로 반영하고 잡음의 영향을 최소화함은 물론 FFT(Fast Fourier Transform)를 이용해서 빠른 속도로 신호 처리할 수 있도록 한 알리아스 효과를 이용한 심박동 변이 신호의 내삽 방법에 관한 것이다. ; 이를 위한 본 발명은 심박동의 비정상 변이에 대한 문턱치를 결정하기 위해 심박동 신호의 차분에 대한 절대값을 히스토그램으로 표현하는 단계와; 상기 심박동 신호의 변이의 폭이 증가함에 따라 감소하는 데이터 개수의 감소율이 최소가 되는 곳을 비정상 변이의 문턱치로 결정하는 단계를 포함하여 된 것을 특징으로 한다.심박동 변이 신호의 내삽 방법에 있어서, 심박동 신호의 비정상 변이에 대한 문턱치를 결정하기 위해 심박동 신호의 차분에 대한 절대값을 히스토그램으로 표현하는 단계; 상기 심박동 신호의 변이의 폭이 증가함에 따라 감소하는 데이터 개수의 감소율이 최소가 되는 곳을 비정상 변이의 문턱치로 결정하는 단계; 상기 심박동 변이에 포함된 비정상 변이를 찾아서 0으로 처리하는 단계; 상기 심박동 변이에 포함된 비정상 변이의 구간중에서 0을 포함하고 있는 각 구간에서 0의 개수와 0이 시작되는 데이터 인덱스를 저장하는 단계; 상기 심박동 변이 신호에 포함된 0을 제거한 후 0이 없는 데이터를 구성하는 단계; 0의 개수에 따라 내삽 순서를 결정하는 단계; 0이 작은 구간부터 내삽을 하는 단계를 포함하여 된 것을 특징으로 하는 심박동 변이 신호의 내삽 방법.
갈륨 나이트라이드계 광소자의 p형 오믹 전극 제조방법을 제공한다. 본 발명은 기판 상에 p형 갈륨 나이트라이드층을 형성하는 것을 포함한다. 상기 p형 갈륨 나이트라이드층 상에 니켈막, 금막 및 ITO막이 순차적으로 적층된 금속막 패턴을 형성한다. 상기 니켈막, 금막 및 ITO막이 순차적으로 적층된 금속막 패턴을 열처리하여 삼중막(Ni/Au/ITO막)으로 p형 오믹 전극을 형성한다. 갈륨 나이트라이드계 광소자의 p형 오믹 전극으로 Ni/Au/ITO막의 삼중막으로 구성할 경우 Ni/Au막으로 인해 접촉 저항을 낮출 수 있고 투명 전도성 산화물인 ITO막으로 인해 투명성도 높일 수 있고 발광 효율도 높일 수 있다. 기판 상에 P형 갈륨 나이트라이드층을 형성하는 단계; 상기 P형 갈륨 나이트라이드층 상에 니켈막, 금막 및 ITO막이 순차적으로 적층된 금속막 패턴을 형성하는 단계; 및 상기 니켈막, 금막 및 ITO막이 순차적으로 적층된 금속막 패턴을 열처리하여 삼중막(NI/AU/ITO막)으로 P형 오믹 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 갈륨 나이트라이드계 광소자의 P형 오믹 전극의 제조방법.