산업기술 통합검색
기술의 개요 - 본 기술은 반도체 웨이퍼 식각방법에 관한 것이다.기술의 구성 - 웨이퍼 식각 공정을 마친 후에 투명 전극을 형성하여 투명 전극과 패드 메탈 콘택과의 접착력을 향상시킬 수 있고, 리프트-오프 공정을 실시하지 않기 때문에 포토레지스트 대신 견고한 크롬을 재료로 하는 식각 마스크를 이용하므로써 마스크 변형에 의한 식각형상 변형을 방지할 수 있으며, 리프트-오프 공정을 하지 않는 것을 특징으로 한다.기술의 효과 - 본 기술은 리프트-오프 공정에 따른 절연막의 두께 제한으로부터 자유로워지게 되어 단차 보정용 보조층 또는 반사율 보강용 보조층을 둘 수 있어 소자 특성을 향상시킬 수 있다.
기술의 개요 - 본 기술은 질화갈륨 반도체 레이저 다이오드를 제조하기 위한 사파이어 기판위에 형성되는 질화갈륨 기판의 크랙을 줄여 소자의 동작특성을 향상시키기 위한 것이다.기술의 구성 - 사파이어 기판의 후면에 소정결정 방향으로 복수개의 홈을 형성한 후, 사파이어 기판 전면에 질화갈륨층을 형성하고 이어 사파이어 기판을 완전 제거하여 질화갈륨 기판을 제조함을 특징으로 한다.기술의 효과 - 본 기술을 통해 얻어지는 질화갈륨 기판은 사파이어 기판을 제거할 때 발생되는 응력을 크게 경감시킬 수 있어 벌크질화 갈륨 기판의 미세크랙을 크게 줄이는 효과가 있다.
기술의 개요 - 본 기술은 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.기술의 구성 - 통상의 반도체 레이저 다이오드의 P-캡층 상부에 제 1 유전막, 확산 반응막을 순차적으로 증착하여 패터닝하고, 확산 반응막부터 유전막까지 수직 방향으로 일부 영역을 식각하여 P-캡층의 일부를 노출시킨 다음, 노출된 P-캡층 및 확산 반응막의 상면에 제 2 유전막을 형성하고 열처리를 통해 패터닝한 제 1 유전막의 하면에 위치한 P-캡층부터 N-클래드층의 일부 또는 그 저면까지 수직 방향으로 윈도우 층을 형성하여, 벽개면 근처에서 광 흡수가 발생되지 않도록 함을 그 특징으로 한다.기술의 효과 - 본 기술은 반도체 레이저 다이오드의 광출력을 향상시키고 그 수명을 연장시킬 수 있도록 한다.
기술의 개요 - 본 기술은 고품질 질화물 반도체 박막 성장 방법에 관한 것이다.기술의 특징 - 기판 상부에 마스크 물질막을 형성하고 마스크 물질막을 식각하여 일부의 기판 상부면을 노출시키는 마스크 물질막 패턴을 형성하는 제 1 단계, 마스크 물질막 패턴에 의해 노출된 기판에서 질화물 반도체 박막층을 성장시키고 마스크 물질막 패턴 상부에서 합체가 일어나기 전에 성장을 멈춰 마스크 물질막 패턴을 성장된 질화물 반도체 박막층으로부터 노출시키는 제 2 단계와 노출된 마스크 물질막 패턴을 식각하여 제거한 후, 질화물 반도체 박막을 계속 측면 성장시켜 합체를 이루도록 하여 마스크 물질막 패턴이 존재하던 영역에 형성된 보이드(VOID)를 가지며, 상부면이 평탄한 질화물 반도체 박막층을 형성하는 제 3 단계로 구성된다.기술의 효과 - 본 기술은 기판 상부에 유전체 또는 금속물질로 이루어진 마스크 물질막 패턴을 형성하고 질화물 반도체 박막을 성장하다가 합체가 이루어지기 전에 마스크 물질막 패턴을 제거하고 다시 측면성장을 함으로써, 평탄하고 결함이 적고 보이드를 갖는 질화물 반도체 박막을 성장시킬 수 있는 효과가 발생한다.
기술의 개요 - 본 기술은 에칭 표면이 공기중이나 탈리 온수 등에 노출되어도 산화막이 형성되지 않도록 하여 완벽한 화합물 반도체 표면을 얻기 위한 것이다. 기술의 특징 - 본 기술은 산성 또는 알카리성 식각 용액에 (NH4)2Sx를 첨가하여 PH를 조절한 식각 용액으로 화합물 반도체를 식각하여 이루어지는 것을 특징으로 한다.기술의 효과 - 본 기술은 유황 보호막을 형성하는 효과가 있으며, 진공중에서 열처리 또는 장시간 보관하여 유황 보호막의 유황이 해리되면서 자연 산화막 및 유황 산화막이 없는 완벽한 화합물 반도체 표면을 얻는 효과를 도출한다.
본 기술은 반도체 제조공정에서의 측벽 패터닝 기법의 반복사용에 의해 극미세 다중 패턴을 형성하는 방법에 관한 것으로서, 다중 패턴을 형성하고자 하는 층 위에 버퍼층 및 단차 형성을 위한 막을 교대로 반복 증착하고, 사진 및 식각 공정을 통해 단차를 형성하고, 측벽층을 증착 후 이방성 식각으로 측벽을 형성하고, 단차를 형성하고 있는 막을 선택적으로 습식 식각하고, 이 측벽을 하드 마스크로 하여 버퍼층 및 아래쪽의 단차 형성을 위한 막을 이방성 식각하고, 단차 위의 측벽을 제거하고, 다시 측벽층을 증착 후 이방성 식각으로 측벽을 형성하고, lift-off 공정을 통해 단차를 형성하고 있는 막을 선택적으로 습식 식각함과 동시에 그 위의 버퍼층을 제거하고, 이 측벽을 하드 마스크로 하여 버퍼층 및 아래쪽의 단차 형성을 위한 막을 이방성 식각하고, 단차 위의 측벽을 제거하는 과정을 반복적으로 적용하여 극미세 다중 패턴을 형성하는 공정을 제공한다. ○ 기술 요약 및 특징 : 기판의 상부에 극미세 다중 패턴이 형성될 최종 패턴층을 형성하고, 최종 패턴층과 제 2 버퍼층 사이에 n개의 버퍼층 및 패턴층을 교대로 더 적층하고, 도 2h의 제 2 버퍼층의 상부에 제 2 패턴을 형성하는 공정이후, 측벽층을 증착하는 공정에서 측벽들을 제거하는 공정을 n회 반복하면 제 n+2 버퍼층의 상부에 버퍼층과 패턴층으로 이루어진 더욱 미세한 패턴을 형성하게 된다. 그런 다음, 다시 도 2i의 측벽층을 증착하는 공정에서 도 2n의 최종 패턴층에 미세한 패턴을 형성하는 공정을 수행하면 더욱 미세한 패턴을 형성할 수가 있다. 이와 같이, 본 기술에서는 각 패턴층의 사이에 버퍼층을 형성함으로써, 공정에 쓰이는 제한된 물질만을 사용할 수 있고, 이러한 반복적인 식각 공정에서도 선택비를 유지할 수 있고, 패턴이 형성되는 패턴층에 영향을 주지 않게 되어 근접효과를 피하며, 극미세 패턴을 형성할 수 있게 된다.
본 기술은 단일 실리콘 기판에 구동회로와 픽셀어레이가 함께 구현되는 마이크로 디스플레이의 픽셀어레이 열을 구동하기 위한 방법 및 구동회로에 관한 것으로서, 종래의 평판 디스플레이 구동회로에서 열 구동회로에 각 열마다 래치와 디지털-아날로그 변환기(DIGITAL-TO-ANALOG CONVERTER, 이하 DAC라 함)가 있어서 구동회로 면적이 커졌던 문제점을 개선하기 위한 것이다. 본 기술에 의한, 열 구동방법은 각 열에 있던 래치를 모두 없애서 외부에서 들어오는 데이터들이 차례로 DAC를 거쳐 바로 각 열을 구동하도록 하고, 시프트 레지스터 출력신호를 두 개 이상으로 블록화 하여 특정 블록에 해당하는 출력신호 사이에서만 이에 해당하는 DAC가 순차적으로 작동되도록 함으로써, 종래 기술에 비해, 열 구동회로가 차지하는 면적을 크게 줄일 수 있고 불필요한 전력 소모를 방지하여 저전력 구동도 가능하게 되었다. 이와 함께 상기 발명을 실시하는데 직접 사용되는 DAC 동작 제어회로와 열 구동회로도 각각 제공된다. ○ 기술 요약 및 특징 : 종래 열 구동회로의 모든 열에 있던 8 비트 래치는 시간순서 대로 들어오는 화소 신호를 차례로 샘플링하여 저장하고 있다가 각 화소들을 동시에 한 행 시간 동안 구동하기 위해서 필요한 것으로, 이는 액정 디스플레이와 같이 외부 구동회로에서 비교적 큰 화면의 평판 디스플레이를 구동할 경우에, 각 열의 큰 배선 기생 용량을 한 행 구동시간 정도의 충분한 시간 동안 구동하기 위한 것이었다. 그러나, 실리콘 기판 위에 구현되는 유기 전계 발광 디스플레이와 같이 구동회로가 픽셀어레이와 함께 집적되는 마이크로 디스플레이의 경우에는 열 자체의 기생성분이 크지 않을 뿐만 아니라 구동회로와 화면을 연결할 때 생기는 각종 기생 성분들(기생 인덕턴스, 기생 용량 등)도 무시할 수 있어 열을 구동해야 할 부하가 매우 작으며, 동작속도가 빠른 CMOS 회로를 이용하여 DAC 구동 능력도 충분히 높일 수 있기 때문에, 래치를 없애더라도 열 구동시간 정도의 짧은 시간 동안 충분히 각 화소를 구동할 수 있다.
기술의 개요 - 본 기술은 에피택셜 성장 및 포토공정의 안정성을 도모하기 위한 반도체 레이저 다이오드의 제조방법에 관한 것이다.기술의 특징 - 본 기술은 반도체 레이저 다이오드의 제조공정에 있어서, GaAs 기판 상에 H2SO4 계 식각용액을 이용해 [Oli] 방향으로의 메사층을 형성하는 식각공정과 1H2SO4 : 3H2O2 : 7C2H4OH인 H2SO4 계 식각용액을 이용해 [Oll] 방향으로의 메사층을 형성하는 식각공정으로 진행하여 [Oll][Oli] 방향 모두 V형상을 가지는 메사층을 형성시키는 것을 특징으로 한다.
기술의 개요 - 본 기술은 서브미크론 패턴을 얻을 수 있도록 한 반도체 장치의 패턴 형성공정에 관한 것이다.기술의 특징 - 본 기술은 GaAs 기판상에 제1에피택셜층을 성장시킨 후 액티브 영역의 제1에피택셜층에 마스크를 형성하는 공정과, 노출된 부분의 제1에피택셜층상에 제2에피택셜층을 마스크의 양쪽 가장 자리에서부터 점점 가까워지게 하여 소정의 간격이 되도록 성장시키는 공정으로 구성되어 있는 것이 특징이다.
본 기술은, 수직온도 구배감소법을 사용한 GaAs 단결정 제조시, 보우트를 지지해 주는 지지구조에 관한 것으로서, 원통형상을 이루는 몸체부와 몸체부의 하단부에 이어지는 원추형상을 이루는 쇼울더와 쇼울더의 하단부에 이어지는 몸체부의 직경보다 작은 직경을 가지며, 하단부가 막혀있는 시이드가 장입되는 시이드부를 구비하고 있는 보우트와, 보우트를 둘러싸며 상단부가 막혀 있는 앰푸울과, 앰푸울 내부의 보우트 아래에 설치되며, 앰푸울의 아랫부분과 접합되어 있는 플러그와, 플러그를 지지하는 라이너를 구비하고 있으며, 지지대를 전혀 사용하지 않고, GaAs 용융물이 없는 보우트의 윗부분을 앰푸울의 윗부분과 접합시키며 보우트를 지지하는 GaAs 단결정 성장용 보우트 지지구조이다. 본 기술에 따른 GaAs 단결정 성장용 보우트 지지구조를 사용하면, 시이드부, 쇼울더 및 몸체부 전극에 국부적인 열 흐름 변이가 전혀 발생하지 않아 거대 결함이 없는 GaAs 단결정을 얻을 수 있다.
증착공정(화학증착법, 물리적 증착법, 원자층 증착법 등)을 통해 증착된 질화막 게이트 전극(대표적인 예 :HfN)를 사용하는 경우 후속공정을 진행하기 위하여 대기하는 시간 동안 대기 및 반응기내 잔류하고 있는 수분이 침투하여 질화막의 조성비가 변하고, 또한 침투된 수분(산소)에 의하여 저항이 커지게 되어 반도체의 성능을 저하시킨다. 본 발명은 질화물 게이트 전극을 차세대 반도체 소자에 사용할 경우 발생하는 수분침투에 의한 비저항 증가문제를 해결하기 위한 방법이다. 질화막 게이트 전극 표면 상태를 친수성에서 소수성으로 바꾸면 수분침투가 억제될 것이다. 친수성 기능기로 구성된 표면을 소수성 기능기로 치환하기 위하여 게이트 전극을 만든 후 다양한 증착 및 흡착공정을 이용해 소수성 기능기를 포함한 분자를 표면에 주입하여야 한다. 흡착방법, 흡착조건 및 흡착정도에 따라 반도체 소자 특성에 영향을 미칠 수 있다. 차세대 새로운 소자의 경우 수분에 민감하여 수분에 노출되는 순간 그 특성이 변질되어 그 특성이 감소되어 제대로 된 특성을 보이지 못하는 경우가 많다. 이는 반도체 소자 뿐만 아니라 디스플레이 소자의 경우도 마찬가지이다. 이 기술은 반도체 및 디스플레이 산업에 넓게 활용될 수 있다는 점에서 그 시장성이 크다고 할 수 있다.
*원리 및 구성본 기술의 나노소자 제작공정은 ①SOI 웨이퍼의 상층실리콘층에 소스, 드레인, 그리고 소스와 드레인을 연결하는 채널을 형성하고 이온주입하는 단계, ②전자빔 리소그래피를 통해 채널을 수십 나노미터의 선폭을 갖도록 패터닝하고 식각하여 미세채널을 형성하는 단계, ③열산화공정을 통해 상층 실리콘에 산화막을 형성하여 상층실리콘을 전기적으로 절연시키는 단계, ④1차로 폴리실리콘층을 상층실리콘보다 두껍게 증착하고 전자빔 리소그래피를 이용해 미세채널에 수직인 미세라인을 패터닝하고 현상을 통해 미세라인 형태의 ER만을 남긴 후 식각공정을 적용해 ER과 동일한 선폭을 갖는 폴리실리콘 미세패턴을 형성하는 단계, ⑤미세패턴에 산화막을 형성하여 전기적으로 절연하는 단계, ⑥2차로 폴리실리콘층을 증착하여 폴리실리콘 미세패턴과 미세패턴 사이의 공간을 메우는 단계, ⑦SOI 웨이퍼의 상층실리콘층 또는 상층실리콘층 바로 위의 산화막이 드러날 때까지 평탄화공정을 적용하는 단계, ⑧산화막을 형성하여 소자를 전기적으로 절연하고 보호하는 단계, ⑨산화막 위에 3차 폴리실리콘층을 적층하는 단계, ⑩폴리실리콘층을 패터닝하여 추가적인 양자점을 제작하는 단계 등으로 이루어진다. *기술적 배경실리콘 웨이퍼 상에 패턴을 형성하는 방법 중 패턴의 개수, 모양, 선폭에 있어 가장 큰 활용도를 보이는 것은 전자빔 리소그래피이지만 이 역시 패턴과 패턴의 폭이 줄어들수록 근접효과(proximity effect)가 나타나고 그 결과 패턴과 패턴의 폭이 줄어드는 만큼 패턴의 결과를 보장하기 힘든 단점이 있다.*중요성 및 독창성패턴의 모양이나 개수, 선폭의 제약이 가장 작은 전자빔 리소그래피의 장점을 그대로 활용하되 단점으로 지적되는 근접효과를 패턴과 패턴 사이의 공간에 새로운 전도층을 형성하여 또 다른 패턴으로 활용함으로써 극복하였다는 점에서 그 독창성을 인정할 수 있다.*적용제품 및 경쟁제품본 기술은 다양한 반도체 공정에 적용될 수 있으며, 이러한 반도체 공정은 디램이나 플래시 램과 같은 메모리 소자, 각종 논리회로소자, 마이크로프로세서와 같은 집적회로소자 등의 제조공정이 될 수 있다.*특징 및 장점첫째, 본 기술을 적용할 경우 패턴과 패턴 사이의 공간 자체가 하나의 또 다른 패턴이 되므로 굳이 근접효과의 위험을 무릅쓰고 전자빔 리소그래피로 패턴과 패턴을 가까이 붙이지 않아도 되므로 전자빔 리소그래피의 가장 취약한 점을 극복할 수 있다.둘째, 평탄화 공정을 적용함으로써 패턴과 패턴을 끊어낼 뿐 아니라 완성된 전체 구조가 평면을 이루므로 산화막 형성 후 추가로 폴리실리콘층을 증착하여 다층구조를 얻을 수 있게 된다.
본 발명은 원자힘 마이크로스코피(AFM)와 이산치 웨이브릿(DWT)을 이용한 플라즈마공정 감시방법에 관한 것이다.이를 위한 본 발명은, AFM 영상 수집과, 수집된 영상을 분석하기 위한 AFM 영상의 웨이브릿 변환기와 플라즈마 감시를 위한 감시 메트릭으로 구성되어; 상기 AFM을 이용하여 표면거칠기 영상을 수집하고, 스캐닝한 영상에서 회색코드가 비트맵으로 변화하고 이후 DC 성분을 제거하며, 앞 과정을 거친 영상에 이산치 웨이브릿 변환을 적용한 후 얻어지는 근사치부분에 히스토그램을 적용하여 표면거칠기 윤곽선을 추출하고, 추출된 표면거칠기 윤곽선에 웨이브릿 변환을 다시 적용하여 미세부분에 대한 데이터를 확보하고 이를 플라즈마 감시를 위한 단서로 이용하며, 각 미세성분에 대한 정량적인 데이터를 구성하는 수치에 대한 패턴을 구성하고 이를 플라즈마 감시에 이용한 것을 포함한 것을 그 특징으로 한다.
본 기술은 반도체공정 즉, 건식식각 및 데포 또는 코팅 공정에서 플라즈마 상태 및 챔버벽 상태를 측정하는 방법에 대한 것으로써 플라즈마를 이용시 플라즈마 자체의 빛의 변화측정을 통하여 플라즈마 상태변화를 측정하며 또한 빛이 통과하는 챔버윈도우가 공정에 의하여 코팅 또는 데포됨으로써 빛의 투과율이 낮아지게 되는 빛의 투과율의 변화를 측정하여 챔버벽의 상태를 측정하게 된다. 빛 스펙트럼의 분석 알고리즘을 통하여 플라즈마의 매우 미세한 변화를 측정할수 있다. 따라서 이 기술은 실시간 플라즈마상태변화 및 챔버벽 상태변화를 모니터할 수 있는 기능이 있으며 특히 공정중 발생하는 미세 진공 Leak 감지, micro arc 등 공정에 문제가 되는 이상현상을 감지할수 있다.
해당 기술은 초음파 건식 세정기의 세정헤드 냉각 및 가스분사장치에 관한 것으로서, 특히 초음파 헤드의 외곽을 감싸면서 그 초음파 헤드와의 사이에 일정 간극을 갖도록 분사커버를 형성하고, 분사커버의 출구 측에는 매질(가스)이 기판을 향해 배출되도록 하는 분사구를 형성하며, 분사커버의 도중에는 일정양의 매질이 머무를 수 있도록 일정크기의 냉각챔버를 형성하므로서, 반도체 제조공정 또는 엘시디 패널 제조공정 중에 기판(웨이퍼 또는 그래스) 표면에 붙어있는 불순물을 효율적으로 제거하여 세정 처리할 수 있음은 물론 장시간 연속적으로 초음파 헤드를 사용하더라도 분사커버를 통과하는 저온의 매질에 의해 초음파헤드가 효율적으로 냉각되어 과열에 의한 고장을 방지할 수 있도록 한 초음파 건식 세정기의 세정헤드 냉각 및 가스 분사장치에 관한 것이다.기판위로 초음파를 발생시키는 초음파헤드를 포함하는 초음파 건식 세정기에 있어서, 초음파헤드의 외곽으로 초음파헤드와의 사이에 매질(가스)이 통과될 수 있는 소정의 간극을 갖도록 분사커버를 형성하고, 분사커버의 출구측은 기판 위를 향해 매질이 분사될 수 있도록 분사구를 형성하며, 분사커버의 입구측은 가스유동관에 의해 가스공급기와 연결되도록 구성하고, 분사커버의 중간부분에는 일정양의 매질이 머무를 수 있도록 일정크기의 냉각챔버를 형성하여 매질이 초음파헤드에 접촉되는 시간이 연장되도록 한 것을 특징으로 하는 초음파 건식 세정기의 세정헤드 냉각 및 가스분사장치이다.
LCD 백라이트용 도광판 제조에 있어서 재현성과 양산성이 높고 친환경적인 제조기술을 적용하였다. 전주(electroforming)을 통하여 마스터를 복제하여 만든 스템퍼(stamper)를 도광판 제조에 적용하고 또한, 니켈 스템퍼에 사용되는 니켈 볼의 제조 및 재활용 공정기술을 개발함으로써 도광판의 개발 일정과 제조비용을 절감할 수 있다.자체 보유한 전주 설비를 사용하여 최대 21 인치까지 복제할 수 있는 대면적 전주 기술을 확보하고 이를 복제 스템퍼를 제작하는 데 적용하여 도광판 개발 일정을 단축하고 마스터 비용을 절감할 수 있었다. 또한, 스템퍼용 니켈 볼 제조와 폐스템퍼의 재활용 공정 기술을 개발함으로써 스템퍼 제작에 들어가는 비용도 절감하였다. 니켈 회수 공정 개발을 위하여 니켈-스템퍼의 용해 조건을 전기화학적으로 연구함에 있어서 공정 변수(전압, 전류밀도, 온도, 조성)에 따른 니켈 용해 속도를 조사하여 최적화하였다. 니켈 볼의 양산을 위하여 전주 장치의 설계 및 제작, 전주 조건의 개선을 수행하여 다양한 크기의 전주용 니켈 볼 회수 공정을 확립하였다.
□ 기술개요해당 기술은 앰플-튜브법을 이용한 인과 비소 도핑 피형 산화아연 박막 제조방법에 관한 것으로, 해당 기술은 기판 위에 성장된 도핑되지 않은 ZNO계 박막 또는 ZNO계 단결정 기판을 고진공의 앰플 튜브안에서 도펀트로서 P와 AS을 기상 확산시키는 것을 특징으로 한다. 이와 같은 해당 기술에 따르면 매우 어려운 문제로 알려져 있는 피형 전도특성을 갖는 ZNO 박막 제조의 문제를 해결할 수 있어 현재 단파장 영역의 LEDS나 LDS에 널리 사용되고 있는 GAN와 구조적으로나 광학적으로 비슷한 특성을 가지고 있어 광소자 재료로서 많은 주목을 받고 있는 ZNO를 활용할 수 있다는 장점을 가지고 있다. □ 기술내용기판 위에 상정된 도핑되지 않은 ZNO계 박막 또는 ZNO계 단결정 기판을 고진공의 앰플 튜브안에서 도펀트로서 P와 AS을 기상 확산시키는 것을 특징으로 하는 앰플-튜브법을 이용한 인과 비소 도핑 피형 ZNO 박막 제조방법.
해당 기술은 실리콘 모노크리스탈 회로 기판의(substrate) 선택적 방향 설정성(selective orientation-dependent) 에칭을 사용하는 것에 기반을 둔, structured strained SiGe/Si 필름의 방향적 폴딩(directed folding) 공법에 대한 기술이다.동 공법을 사용할 때 다음과 같은 성과를 거둘 수 있다.- SiGe/Si 회로 기판에서 분리된 필름을 측 에칭(latera etching) 최대 속도 방향으로, 지속적으로 폴딩할 수 있다.- 필름이 원하지 않는 방향으로 폴딩되는 것을 예방할 수 있다.동 공법은 orientation 실리콘(110) 회로 기판 상에서 가장 효과적으로 구현된다. 좁고 긴 SiGe/Si (110) 필름 조각을 직경 4.6 마이크론의 빈 마이크로튜브-니들 (microtubes-needles) 안으로 제어 방향적 폴딩(Controlled directed folding )하는 것은 동 공법의 효율성을 보여 주는 좋은 예이다.동 접근 방식은 복잡한 컨피규레이션의 3D 실린더 쉘과 MEMS 및 NEMS 구조적 블록들에도 응용할 수 있다.