산업기술 통합검색
본 기술은 Micro 및 Nano Scale의 미세패턴이나 형상을 그대로 복제(Replication)하거나, 각인(Imprint), 전사(傳寫)하는 기술로서, 고온 또는 가열공정이 필요 없는, 상온 저압 가공기술이며, 반도체 미세회로 및 Micro Optics 등의 Photo Lithography 공정 개선 및 대체를 가능케하는 기술임당해 기술분야의 경험이 풍부하고 전문성이 인정되며, 특허를 보유하고 있어 차별화된 사업화가 가능할 것으로 판단됨. 당해 기술분야의 국내 순수기술의 개발이 시급한 분야임.
반도체 산업용 극청정 스테인리스 배관재는 광휘열처리(BA)를 실시한 정밀인발 제품의 원소재가 사용된 전해연마(EP) 제품의 개발반도체산업에 필수적인 소재를 생산하는 품목으로 수입대체효과가 양호함
본 기술은 노광과정에서 마스크를 사용하지 않고 레이저빔을 이용하는 것에 의하여 소정의 패턴을 기판상에 형성할 수 있도록 구성되는 패터닝방법에 관한 것이다. 종래의 패터닝방법에 의하면, 반도체공정에서 다층공정으로 적층되는 층의 수에 해당하는 만큼의 포토마스크를 필요로 하게 된다. 따라서 새로운 반도체의 개발시 또는 MEMS(Micro Electro Mechanical System)의 개발 제작시에는 설계 상의 오류를 계속적으로 수정, 보완하는 개발과정이 필수적이기 때문에, 그 때 마다 포토마스크를 필요로 하는 비효율적인 단점이 있는 것이다. 본 기술에 의한 패턴형성방법은, 기판상에 광경화성 수지를 일정두께로 도포하는 제1과정, 도포된 광경화성 수지에서, 패턴에 대응하는 부분을 레이저빔에 의하여 경화시키는 제2과정, 제2과정에서 경화되지 않은 광경화성 수지를 제거하는 제3과정, 그리고 경화된 광경화성부분을 이용하여, 기판상에 에칭을 수행하여 패턴을 완성하는 제4과정으로 구성된다.- 본 기술에 의한 패터닝방법에 의하면, 실질적으로 마스크를 사용하지 않음- 개발과정에서 여러가지 패턴을 형성하기 위한 마스크의 불필요성에 의하여, 보다 간단하면서도 편리하게 패턴을 형성할 수 있게 됨- 반도체 디바이스 및 MEMS 등의 미세형상의 구현과 신제품 개발을 위한 기간의 단축 및 마스크의 불필요에 의한 경제적인 잇점이 있음- 노광과정에 의한 마스크를 사용하지 않고, 레이저빔을 이용하여 광경화성수지를 경화시키는 것에 의하여, 소정의 패턴을 형성할 수 있음
본 기술은 금형을 이용하여 플라즈마 디스플레이 패널(PDP)의 하판글래스에 격벽을 성형할 수 있도록 구성되는 격벽 성형 방법에 관한 것이다. 격벽의 성형방법은 스크린 프린팅법, 샌드블래스팅법, 감광성유리법 등 여러가지 방법을 이용하여 현재 성형되고 있는 실정이다. 그러나 상술한 바와 같은 격벽을 형성하기 위한 종래의 방법은, 그 공정이 매우 복잡하고 정밀성을 요구하는 것이어서, 생산단가 및 생산성의 측면에서 단점이 있다. 본 기술에 의한 PDP용 격벽성형방법은, 평면을 가지는 금형의 상면에, 격벽형성을 위한 홈을 선형으로 성형하는 과정; 상기 홈을 가지는 금형의 상면에 실리콘러버를 전사하여, 대응하는 홈을 가지는 제1실리콘러버몰드를 성형하는 과정, 그리고 글래스페이스트가 일정한 두께로 도포된 하판글래스에, 제1실리콘러버몰드를 가압하여 하판그래스에 격벽을 성형하는 과정으로 구성된다. 본 기술의 또 다른 PDP용 격벽성형방법은, 평면을 가지는 금형의 상면에, 격벽형성을 위한 홈을 선형으로 성형하는 과정, 홈을 가지는 금형의 상면에 실리콘러버를 전사하여, 대응하는 홈을 가지는 제1실리콘러버몰드를 성형하는 과정, 제1실리콘러버몰드의 상면에 실리콘러버를 전사하여, 대응하는 홈을 가지는 제2실리콘러버몰드를 성형하는 과정, 글래스페이스트가 일정한 두께로 도포된 하판글래스에, 제2실리콘러버몰드를 가압하여 하판그래스에 격벽을 성형하는 과정으로 구성된다.- 종래의 격벽형성방법에 비하여, 과정상 간단하여, 생산성이 높은 하판글래스를 제공할 수 있음- 금형 및 실리콘러버몰드를 이용한 간단한 방법과 공정의 단순화로 인하여, 하판글래스 제조의 코스트다운을 실현할 수 있음과 동시에 신뢰성 있는 격벽을 성형하는 것이 가능함- 실리콘러버몰드를 이용하는 것에 의하여, 하판그래스의 웨이브니스에 추종하여 어떠한 곡면 상에서도, 격벽을 성형하는 것이 가능함- 하판그래스와의 이형성을 확보하면서, 하판그래스의 평탄도와 굴곡에 상관 없이 균일한 격벽성형이 가능한 격벽 성형방법임
본 기술은 제조시간이 단축되고 제조비용이 절감될 수 있도록 개선된 플라즈마 디스플레이 패널의 격벽 제조방법에 관한 것이다. 종래의 격벽의 성형방법은 스크린 인쇄법, 샌드블래스트법, 감광성페이스트법 등 여러 가지 방법을 사용한다. 스크린 인쇄법은 기판상에 격벽용 페이스트를 7-8회 정도 반복하여 인쇄 및 건조시킨 후 소성 하여 격벽을 만드는 공정으로 가격이 싸고 생산성이 좋으나, 양산시 제조시간이 매우 길고 격벽의 정밀도가 좋지 않으며 공정이 복잡하고 얼라이닝 격벽 상부면에는 스크린 매쉬의 마크가 남게 되고 거친 에지를 만들게 되고 격벽의 두께를 얇게 하기가 어려워 HD TV 급에서 요구되는 미세패턴을 형성하기가 어렵다는 단점이 있다. 샌드 블래스트법은 기판상에 격벽용 페이스트를 도포하고 건조시킨 후 격벽재료의 상부에 소정 패턴의 포토레지스트를 형성하여 샌드블래스트 가공을 한다. 제조시간은 비교적 짧고 격벽의 높이가 균일하며 형상이 우수하지만, 재료 손실이 많아 제조가격이 비싸고 샌딩 처리 과정에서 생성된 폐기물이 공해 물질이기 때문에 환경 처리를 위한 비용 발생의 부담이 있다. 감광성 페이스트법은 기판상에 감광성 페이스트를 도포하고 건조한 다음, 마스크를 사용하여 감광성 페이스트를 노광 및 현상한다. 정밀한 치수조정은 가능하나 감광성 페이스트의 가격이 비싸고 제작시간이 길어지며 감광 물질의 하부까지 감광이 어려워 후막형성이 어려운 단점이 있다. 본 기술은 하판그래스에 격벽을 형성하여 플라즈마 디스플레이 패널을 제조하는 방법에 있어서 평면을 가지는 금형의 상면에 복수개의 격벽성형홈을 균일 간격의 선형으로 성형하는 단계, 금형과 결합하여 격벽을 형성시키도록 격벽에 대응하는 격벽성형홈이 구비되는 투명실리콘러버 몰드를 성형하는 단계, 하판그래스에 격벽용페이스트를 도포하고 투명실리콘러버 몰드로 가압하는 단계 및 소정의 열원을 작용하면서 하판그래스의 격벽을 건조 경화하는 단계로 구성된다.- 몰드를 이용하여 유리기판에 압착된 격벽재료를 패턴으로 형성하므로 격벽제조시간을 단축시킬 수 있음- 연속적인 일괄 공정으로 격벽을 제조하므로 공정이 단순화되어 양산성 향상 및 제조원가 절감을 통한 제품의 저 가격화를 실현할 수 있음- 소정패턴의 홈을 가진 몰드를 이용하여 계속해서 같은 치수와 구조의 격벽을 제조할 수 있으므로 양산시 균일한 품질을 유지하는 등 신뢰성 있는 플라즈마 디스플레이의 생산이 가능함
본 기술은 전자빔이나 프라즈마를 이용하여 화상신호를 표시하는 평판 표시 장치(flat panel display)와 관련되는 것으로 특히 보조열선을 이용한 평판표시소자의 저온 진공 인-라인 프릿 실장방법에 대한 것이다. 본 기술은 전면판과 배면판 각각의 일면상에 소정 패턴의 전극군을 형성하는 단계, 전면판과 배면판중 적어도 하나의 전극군이 형성된 면상의 가장자리에 페이스트 상태의 봉착용 제1 프릿트(frit)를 인쇄법 또는 디스펜싱법으로 형성하는 단계, 제1 프릿트를 가열하여 가소시키는 단계, 전기전도성(혹은 방사열 흡수성) 페이스트 또는 저항성 페이스트(이하 '보조열선' 이라함)를 인쇄법 또는 디스펜싱법으로 제1 프릿트상에 형성하되 제1 프릿트의 폭보다 좁거나 같은 폭을 갖도록 형성하는 단계, 보조열선을 가열하여 가소시키는 단계, 보조열선상에 제1 프릿트보다 가소온도가 낮은 페이스트 상태의 봉착용 제2 프릿트를 인쇄법 또는 디스펜싱법으로 형성하되 보조열선의 폭보다 크게하거나 같게하여 보조열선을 모두 덮거나 보조열선과 동일하게 형성하는 단계, 제2 프릿트를 가열하여 가소시키는 단계, 전면판과 배면판을 진공챔버내에 장착하되 전극군이 형성된 면이 서로 마주보며 소정거리 이격되도록 장착한후 소정의 진공도를 유지하기 위해 펌핑하는 단계, 진공챔버내에 전면판과 배면판의 둘레에 장착된 열 발생장치를 통해 전면판 및 배면판에 형성된 제1 및 제2 프릿트, 보조열선을 가열하여 소성하는 단계, 열 발생장치에 의한 소성단계와 동시에 보조열선에 전기를 가하여 주울열에 의해 제1 및 제2 프릿트, 보조열선을 추가로 가열하는 단계, 소성단계 및 추가가열 단계시 발생하는 불순물 개스에 의해 낮아진 진공도를 소정의 진공도로 향상시키기 위해 펌핑하는 단계, 소정의 진공도가 달성된후 열 발생장치 및 추가가열에 의한 열이 공급되는 상태에서 전면판과 배면판을 얼라인하여 접합시키는 단계, 전면판과 배면판이 접합된후 열 발생장치에 의한 가열정도와 추가 가열정도를 조절하여 서서히 온도를 내리는 단계로 구성된다.- 결정질(crystalline) 프릿트와 유리질(vitreous) 프릿트를 적정 비유로 섞어 바인더 및 용제와 혼합하여 페이스트를 만든 다음 진공 인-라인 실장재로 적용함으로써, 진공챔버내에서 사용하는 경우 생기는 bubbles와 crack이 발생하지 않음.- 보조열선의 발생열에 의해 유리기판의 온도를 200-300oC 범위로 유지가능하며, 진공 챔버 내에서 소성(post-baking) 공정함으로써 frit 용융 온도를 300-350oC 범위의 저온에서 가능하게 할 수 있음.
- 본 기술은 FED 판넬의 생산성을 크게 향상시키는 동시에 판넬 내부의 오염도를 저감시킬 수 있는 FED용 초고진공 실장방법 및 장치에 관한 것이다.- 본기술의 FED용 초고진공 실장방법 및 장치는, '초기가열/세정 챔버(prebake/cleaning chamber)'와 '초고진공/밀봉 챔버(uhv/sealing chamber)'로 된 두 개의 메인 챔버(main chamber)와 다수의 보조 챔버를 포함하는 장치를 사용하여, 모든 구성요소들을 시종 초고진공 상태가 유지되는 챔버내에서 인-라인 방식으로 처리하는 과정으로 구성되어 진다.- FED용 구성요소들을 시종 초고진공 상태가 유지되는 챔버내에서 인-라인 방식으로 처리함으로써 배기관련 소요시간을 현저히 줄일수 있음.- 종래의 FED용 초고진공 실장장치는 적정수준의 생산서을 보장할수 없고, 가열 및 배기과정중 FED판넬 내부가 오염되기 쉬운 문제가 있었으나, 본 기술은 FED 판넬의 생산성을 크게 향상시키는 동시에, 판넬 내부의 오염도를 저감시킬 수 있는 FED용 초고진공 실장방법 및 장치 임. - 본 기술의 FED 판넬의 경우 캐소드 유리판의 후면에 길게 부착되어 있던 종래의 유리 배기관이 없는 바, 이로써 FED 완성품의 미관이 개선되는 장점이 있음.
- 본 기술은 평판 디스플레이를 고진공 실장하는 기술과 그에 따른 게터 장착방법 및 장착구조에 관한 것이다. - 본 기술은 캐소드 유리판과 아노드 유리판을 고진공 챔버 내에서 가열식 상부, 하부 지지판에 의한 프릿 용융을 통해 진공 인-라인 실장하는 단계, 캐소드 유리판의 배기구의 하부에 게터 안착부를 형성하는 단계, 게터 안착부 주위에 프릿 접착제를 접착하는 단계, 게터 안착부 주위를 덮을 수 있는 밀봉재를 놓고 밀봉재위에 게터 안착부내에 들어가는 크기의 게터를 장착하는 단계, 게터를 게터 안착부 하부로 이동시키는 단계, 게터 가열기에 의해 게터를 가열하여 활성화시키고 게터 가열기의 온도를 낮추는 단계, 게터 가열기에 의해 프릿 접착제를 가열하여 용융시키는 단계, 밀봉재를 프릿 접착제에 압착시키는 단계로 이루어지는 평판 디스플레이용 게터 장착방법, 캐소드 전극이 형성되는 캐소드 유리판 뒷면에 게터 안착부를 형성하는 배기구를 형성하여 작은 원판 혹은 원형 고리 형태의 게터를 활성화시킨 후 삽입장착하는 평판 디스플레이용 게터 장착구조로 구성된다.- 캐소드 유리판의 저면에 형성된 게터 안착부 속으로 게터를 삽입하기 때문에 캐소드 유리판에 형성되는 게터 안착부가 디스플레이 면적을 방해하지 않고 임의의 크기의 게터를 장착할 수 있음.- 게터가 게터 안착부 속으로 완전히 삽입된 후 얇고 편평한 밀봉재에 의해 최종 실장되기 때문에 디스플레이 패널 두께를 매우 얇게 할 수 있는 효과가 있음.- 게터를 진공챔버 내에서 분리 설치된 게터 가열기로 활성화시키기 때문에 유리판에 영향을 주지 않고 활성화 온도를 임의로 높일 수 있으며, 게터 활성화시 아웃개싱되어 나오는 불순물도 밀봉재를 실장하기 전에 배기되어 나오기 때문에 최적의 활성화 조건을 얻을 수 있음.- 패널의 크기가 커지면 전극의 선들을 도 6과 같이 가변(可變) 이격(離隔)식으로 배열함으로써 여러개의 배기구 혹은 게터를 효과적으로 설치할 수 있다. 이와 같이 패널 가장자리를 따라 여러개의 배기구 혹은 게터를 장착함으로써 큰 패널면적에 대해서도 적절한 게터링 효과를 확보할 수 있을 뿐만 아니라, 특히 PDP의 경우에서와 같이 프릿 접착제의 소성시 발생하는 아웃개싱에 의해 패널내부의 가장자리 주변이 오염되는 문제를 저감시키는데 매우 효과적임.
- 본 기술은 평판 표시소자, 특히 플라즈마 디스플레이 패널(PDP)을 제조하기 위한 공정중 봉착(sealing), 배기(pumping), 개스 주입(gas-filling) 및 봉입(seal-off)을 동일 진공 챔버내에서 인-라인 방식으로 수행하기 위한 장치 및 방법에 관한 것이다. - 본 기술은 평판 표시소자를 구성하는 전면판과 배면판을 진공 챔버 내에 장착한 뒤, 전면판과 배면판의 사이 공간을 고진공 상태로 배기시키고 유리판의 둘레에 미리 형성되어 있는 봉착용 실링재(frit glass)를 진공 상태에서 용융시키지 않고 Ar 개스나 다른 불활성 개스를 대기압 정도로 채운뒤 봉착용 실링재를 용융시켜 전면판과 배면판을 봉착시키는 단계, 전면판과 배면판의 봉착후 배면판상에 형성되어 있는 구멍을 통해 표시소자 내부를 2차 배기시키고, 소정의 방전 개스를 표시소자 내부에만 국부적으로 주입시키는 단계, 작은 유리원판 형태나 코바(kovar) 물질로 이루어진 밀봉재를 소정의 가열기상에 얹어두고 가열에 의해 봉착용 실링재를 용융시킨 상태에서 밀봉재를 배면판의 구멍을 향해 안착시켜 구멍을 밀봉시키거나 아노딕 본딩(anodic bonding) 방식에 의해 밀봉시키는 단계로 구성된다.- 평판 표시소자의 대량생산에 큰 걸림돌이 되었던 봉착 및 봉입기술에 대해 인-라인 방식으로 작업을 수행할 수 있게 되어, 제조 단가 저하 및 공정 단축이 가능해짐- 본 기술의 제공으로 대량생산이 가능하므로 평판 표시소자의 대중화 가능함.- 본 기술에 의한 인라인 방식의 봉착 및 배기, 그리고 개스 주입 및 봉입 방법 및 장치를 통해 종래기술에 비해 평판 표시소자의 내부에 잔류하는 불순물 개스를 효과적으로 배기 시킴으로서 표시소자의 방전특성을 향상시킴.
본 기술은 센서 기술에 관한 것으로, 특히 반도체형 가스센서 소자의 패키징 기술에 관한 것이다. 본 기술은 패키지의 안정도를 확보하고 패키지 사이즈를 축소할 수 있는 반도체형 가스센서 소자의 패키징 방법을 제공하는데 그 목적이 있으며 그 일부에 홀을 구비하며, 홀 주위에 다수의 제1 전극 패드가 배치된 기판을 준비하는 단계, 절연성 기판과, 그 상부에 집적된 감지막, 다수의 제2 전극 패드를 구비하는 센서 유니트를 준비하는 단계, 및 전도성 페이스트를 사용하여 기판 상의 제1 전극 패드와 센서 유니트의 제2 전극 패드를 접속하는 단계를 포함하는 반도체형 가스센서 소자의 패키징 방법이 제공된다. 감지막, 히터, 전극 패드, 배선 등이 집적된 센서 유니트의 패키징을 위해 기존에 사용되어 온 와이어 본딩 기술을 배제하고, 전도성 페이스트를 이용하여 전극 패드를 전기적/기계적으로 접속하는 방식에 관한 것이다.- 감지막, 히터, 전극 패드, 배선 등이 집적된 센서 유니트의 패키징을 위해 기존에 사용되어 온 와이어 본딩 기술을 배제하고, 전도성 페이스트를 이용하여 전극 패드를 전기적/기계적으로 접속하는 방식을 사용- 인간의 오감을 대체 하는 센서 시스템 중 가장 뒤쳐진 부분이 인각의 후각을 모방하는 시스템이라고 할 수 있으나 제안하는 방법에서는 가스센서 패키지 구조를 보다 안정화하고 패키지의 사이즈를 줄일 수 있는 효과가 있음
본 기술은 센서 기술에 관한 것으로, 반도체형 가스센서 기술에 관한 것이다. 본 기술은 촉매제가 균일하게 첨가된 SnO2계 감지막을 얻을 수 있는 반도체형 가스센서용 감지막 형성방법을 제공하고, 반도체형 가스센서의 사이즈를 줄이고 제조 공정을 간소화할 수 있는 반도체형 가스센서 어레이를 제공하며, 목적을 달성하기 위한 기술은 반도체형 가스센서용 감지막 형성방법에 있어서, 기판 상에 주석 박막을 형성하는 단계, 주석 박막 상에 촉매제 박막을 형성하는 단계, 주석 박막 촉매체 박막을 열산화하여 촉매제가 첨가된 산화주석 박막을 형성하는 단계를 포함하는 반도체형 가스센서용 감지막 형성방법에 관한 것이다.- 인간의 오감을 대체 하는 센서 시스템 중 가장 뒤쳐진 부분이 인각의 후각을 모방하는 시스템이며, 제안하는 기술에 따르면 가스센서의 감응도를 높이고, 센서 시스템의 크기를 축소하고, 제조 공정을 단순화할 수 있어 고기능 저가의 전자후각 모듈의 양산을 가능하게 하는 효과가 있음.- 반도체형 가스센서용 감지막 형성방법에 있어서, 기판 상에 주석 박막을 형성하는 단계, 주석 박막 상에 촉매제 박막을 형성하는 단계, 및 주석 박막 및 촉매체 박막을 열산화하여 촉매제가 첨가된 산화주석 박막을 형성하는 단계를 포함하는 반도체형 가스센서용 감지막 형성방법을 제공함
본 기술은 플라즈마 디스플레이 패널(PDP)의 격벽을 금형을 이용하여 1회에 성형하는 기술임. 최근에 많은 연구가 이루어지고 있는 세라믹의 3차원 성형공법을 PDP의 격벽 성형공정에 응용하여 현재 4인치 크기의 샘플 성형에 성공한 단계로 장비 등 적절한 투자가 따를 경우 6개월～12개월 내에 40인치 크기의 격벽도 개발할 수 있을 것으로 판단됨.1.기존의 샌드블라스팅 공법에 비하여 설비투자비는 1/5 이하이고, 공정 중에 재료의 손실이 없어서 제조원가가 기존의 샌드블라스팅공법에 비해 대폭 절감됨.2.격벽의 모든 형상이 정밀한 금형에 의하여 결정되기 때문에 HDTV급 해상도의 격벽도 손쉽게 구현 가능함.3.금형의 설계에 의하여 벌집구조, 미앤더 구조 등 격벽의 형상에 구애받지 않고 제조가 가능함.4.본 기술은 대형 LCD의 평면형 백라이트의 스페이서에의 제조에도 응용이 가능할 것으로 판단됨.본 기술은 플라즈마 디스플레이 패널(PDP)의 격벽을 금형을 이용하여 1회에 성형하는 기술임. 최근에 많은 연구가 이루어지고 있는 세라믹의 3차원 성형공법을 PDP의 격벽 성형공정에 응용하여 현재 4인치 크기의 샘플 성형에 성공한 단계로 장비 등 적절한 투자가 따를 경우 6개월～12개월 내에 40인치 크기의 격벽도 개발할 수 있을 것으로 판단됨.1.기존의 샌드블라스팅 공법에 비하여 설비투자비는 1/5 이하이고, 공정 중에 재료의 손실이 없어서 제조원가가 기존의 샌드블라스팅공법에 비해 대폭 절감됨.2.격벽의 모든 형상이 정밀한 금형에 의하여 결정되기 때문에 HDTV급 해상도의 격벽도 손쉽게 구현 가능함.3.금형의 설계에 의하여 벌집구조, 미앤더 구조 등 격벽의 형상에 구애받지 않고 제조가 가능함.4.본 기술은 대형 LCD의 평면형 백라이트의 스페이서에의 제조에도 응용이 가능할 것으로 판단됨.
본 기술은 유리기판 위에 전자회로 패키지 소자를 솔더를 이용하여 접합하는 COG 접합 방법에 관한 것이다. 본 기술은 유리에 흡수되지 않고 용이하게 투과하는 레이저를 사용하여 유리기판 위의 솔더를 국부적으로 용융 접합하는 방법에 관한 것이며, 평판표시장치 하판패널과 구동회로의 전극 단자에 접착력이 있는 접착층을 형성하는 제1 단계, 접착층이 형성된 하판패널과 구동회로의 전극 단자에 솔더의 젖음성이 좋은 금속 박막층을 형성하는 제2 단계, 금속 박막층이 형성된 하판 패널과 구동회로 패키지 소자 사이에 솔더를 개재하고 정렬하는 제3 단계, 하판 패널의 밑 부분으로부터 레이저를 소정의 에너지와 시간동안 조사하여 솔더가 용융되므로써 하판패널과 구동회로 소자의 금속 박막층이 접합되는 제4 단계로 구성된다.- 레이저 시오지 접합 방법은, 유리기판 위에 솔더 접합이 필요한 금속 전극 부위만을 국부적으로 가열하여 용융접합 하므로써, 솔더와 금속간의 금속학적 접합이 이루어지도록 하며, 고전압 및 고주파 신호를 인가할 수 있음.- 극미세 피치를 갖는 집적회로를 유리기판 위에 직접 실장 가능하므로 평판표시장치의 크기를 줄일 수 있을 뿐 아니라, 평판표시장치 모듈이 상온인 상태에서 솔더만 용융시켜 하므로써 액정의 열화 및 퇴화를 방지하고 제품의 신뢰도를 향상시킬 수 있는 공업적 이용효과가 있음.- 유리기판 위에 구동회로부를 솔더를 이용하여 직접 용융 접합하므로써, 신호 전달 전극의 길이를 짧게 하고, 인덕턴스 및 캐패시턴스의 기생 발생을 억제하며, 장기간 동안 우수한 기계적 접합 성능을 유지할 수 있는 효과가 있음.
본 기술은 반도체 메모리소자로 사용되는 디램의 구리 합금배선 형성방법에 관한 것이다. 본 기술은 실리콘 웨이퍼위에 실리카를 증착한 후 구리 배선위치를 식각하여 확산방지막을 증착시키는 단계와 상기의 확산방지막층을 O2 플라즈마 처리 대기중에 노출시킨 후 합금원소가 첨가된 구리 박막을 증착하여 합금배선을 형성하는 단계, 상기의 구리 합금배선 측벽에 합금원소의 산화막을 형성하기 위하여 열처리하는 단계로 구성되는 형성방법에 관한 것이다.- 반도체 소자의 구리 합금배선 형성방법은, 구리에 Li, Np, Pu, Al, Mg, Ce, Eu, Pr, Ca, La, Nd, Sm등의 합금원소를 첨가하여 제조한 합금배선 측벽에 산화막을 형성시킴으로써 Cu가 절연막으로 확산되는 것을 방지함.- 기존의 확산방지막의 확산방지능력을 향상시킬 수 있음.- 기존의 확산방지막으로 사용되는 TiN, Ti, Ta, TaN, W, WN 및 MOCVD(Metal Organic Chemical Vapor Deposition)을 그대로 이용함에 따라 반도체 공정을 단순화하는 데에 유용하게 사용됨
박막트랜지스터(TFT: Thin Film Transistor) 및 그 제조방법에 관한 것으로, 소오스/드레인 영역에 오옴익 접촉을 위하여 불순물을 주입하고, 저온에서 불순물들이 활성화 되도록 자외선 램프를 사용하여 열처리하는 방법에 관한 것이다.다결정 실리콘을 이용한 박막트랜지스터는 능동행렬 액정디스플레이의 능동소자와 주변회로에의 사용된다. 이때, 다결정 실리콘을 사용하는 박막트랜지스터 제작에서 레이저 열처리 기술을 이요할 경우에는 저온 공정이 가능하고 높은 전계효과 이동도를 구현할 수 있지만, 고가의 레이저 장비가 필요하므로 대체 기술이 많이 연구되고 있다.불순물 주입된 다결정 실리콘 상에 자외선 램프를 이용하여 열처리 공정을 수행하는 것이다. 본 발명은 절연기판과, 상기 절연 기판 상에 형성된 다결정 실리콘 활성층과, 상기 활성층상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극과, 상기 다결정 실리콘층상에 형성된 소오스/드레인 전극을 포함하는 박막 트랜지스터이다.본 발명은 절연기판에 활성층을 형성하는 단계와, 상기 활성층상에 절연막 및 제1 금속층을 형성하는 단계와, 상기 금속층 상에 게이트 전극 형성용 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 금속층 및 상기 절연막을 식각하여 게이트 전극 및 게이트 절연막을 각각 형성하는 단계와, 상기 다결정 실리콘의 노출된 부분 상에 불순물을 주입하는 단계와, 상기 불순물 주입된 다결정 실리콘 영역에 자외선 램프를 조사하는 단계를 포함하는 박막트랜지스터의 제조방법이다.
본 발며은 극소 미량(10^12~10^14cm^-2)의 금속이 포함된 비정질 실리콘 박막을 다결정 실리콘 박막으로 결정화하는데 있어서 그레인 크기를 크게할 수 있고 균일도가 좋은 다결정 실리콘박막을 형성시키는데 의의가 있다. 비정질 실리콘 결정화 할때 극소미량의 금속을 포함시키는 단계와 급속열처리(rapid thermal annealing) 혹은 자외선(UV)을 이용해서 핵을 생성시키는 단계 그리고 급속연처리 혹은 자외선을 이용해서 핵으로부터 측면으로 고상결정화 시켜서 이웃한 결정들과 부딪쳐서 그레인 경계가 형성되는 단계로 나눌 수 있다.본 발명은 다결정 실리콘 박막을 제작함에 있어서 미량의 금속이 포함된 비정질 실리콘 박막을 급속열처리 혹은 자외선을 이용해서 고체상태에서 결정화핵으로 작용하는 다이실리사이드 침전(precipitate)을 균일한 간격으로 형성시키고, 측면으로 결정화시켜 거시 그레인과 균일한 박막을 얻는 것을 목적으로 하고 있다. 이를 위한 본 발명의 특징은 미량의 금속이 함유된 비정질 실리콘 박막을 제작하기 위해서 화학기상 증착(CVD) 혹은 플라즈마(plasma) 스퍼터링(sputtering)방법으로 박막내에 금속함유량을(10^12~10^14 vm^-2)의 농도로 박막을 형성시킬 수 있다. 미량의 금속박막층 위치는 유리기판 혹은 유리기판 위에 완충층(산화막, 질화막)을 형성한 다음, 비정질 실리콘 박막층 위에 형성시키는 방법, 유리가판 위에 먼저 미세금속 박막을 형성시키고, 비정질 실리콘을 형성한 다음 재결정화 시키는 방법과 유리 가판위에 완충층(질화막, 산화막)을 형성시키고 극소미량의 금속을 증착한 다음 비정질 실리콘 박막층을 형성시키는 것을 포함한다. 또한 금속이 소량 포함된 가스를 이용하여 화학기상 증착방법 혹은 플라즈마 화학기상방법으로 제작이 가능하다
본 발명은 비정질막 전면에 아주 얇은 두께로 증착된 제 1 촉매금속과 복수개의 독립된 패턴 형태로 소정 부위에 증착된 제 2 촉매금속을 씨드로 하여 비정질막을 결정화함으로써, 잔류금속의 양을 최대한 줄일 수 있고 결정화된 박막의 결정성을 향상시킬 수 있다. 또한 촉매 금속층이 이중으로 형성되므로 결정화 시간이 단축되고 결정화 온도도 낮아진다. 따라서, 현재 사용되어 지고 있는 레이저 다결정실리콘 박막을 대신하여 박막트랜지스터 액정표시소자, 태양전지, 이미지 센서 등에 필요한 다결정실리콘 박막으로 대체될 수 있다. 나아가서 저온에서 제작할 수 있다는 이점으로 인해 고온고상 결정화 방법에 의한 다결정실리콘 박막의 대체도 가능하다.본 발명은 결정화된 다결정실리콘 박막의 잔류 금속의 양을 최소화시키고 결정성을 향상시키고자 하는 비정질막의 결정화방법 및 이를 적용한 액정표시소자의 제조방법에 관한 것으로, 특히 비정질막의 결정화방법은 기판 상에 비정질막을 형성하는 단계와, 박막의 제 1 금속층을 형성하는 단계와, 상기 비정질막 상부의 소정 부위에 제 2 금속층을 형성하는 단계와, 상기 비정질막을 열처리하여 결정화하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 즉 본 발명은 박막의 제 1 금속층과 독립된 복수 패턴의 제 2 금속층을 형성한 후, 열처리와 전계인가를 통해 결정화하는 방법을 제공하여 잔류금속의 양을 최대한으로 줄이고 결정화된 박막의 결정성을 향상시키는 것을 특징으로 한다.
본 발명은 반응 쳄버에서 성장하고 있는 박막의 두께와 박막 물질의 조성비를 광의 반사율을 통해 얻어진 측정 수치와 설정된 기준 수치를 비교하여 챔버로 유입되는 원료 가스량을 피드백함으로써 성장하는 박막 두께 및 조성비를 조절하도록 하여 반도체의 안정성을 높이도록 한 표면 광반사기를 이용한 박막 두께 및 조성비 조절 방법에 관한 것이다.본 발명은 표면 광반사기를 이용한 박막 두께 및 조성비 조절 방법에 관한 것으로, 반응 쳄버 내에 성장하고 있는 박막의 두께와 그 물질의 조성비를 광의 반사율을 이용하여 실시간으로 모니터링하고, 아울러 반사율을 통해 얻어딘 측정 수치와 기준 수치를 비교하여 챔버로 유입되는 원료 가스량을 피드백(feed back)함으로써 성장하는 박막의 두께 및 그 조성비를 조절하도록 하여 반도체의 안정성을 높이도록 한 것이다.본 발명은 발광기로부터 반응 쳄버의 웨이퍼로 광이 발광되는 단계와; 발광되는 광과 동일한 각으로 반사되는 반사광을 광검출기를 이용하여 광의 세기를 검출하는 단계와; 광검출기에서 검출된 신호 수치를 비교기에 인가하여 광신호 수치와 초퍼의 진동 수치를 비교하여 수치를 산출한 후 그 수치를 PC로 입력하는 단계와; PC로 입력된 광산출 수치를 목표 수치와 비교하여 작을 경우에는 밸브를 열어 원료 가스 공급을 늘리도록 하고, 클 경우에는 밸브를 닫아 원료 가스 공급을 줄이도록 하는 단계로 이루어져 성장하고 있는 박막의 두께 및 조성비를 실시간으로 컨트롤하고, 동시에 성장에 필요한 원료 가스를 적정량 공급함으로써 반도체의 안정성을 높이도록 한 것이다.
이 기술은 축음기의 바늘과 같이 한줄씩 읽어 내려가는 AFM(Atomic Force Microscopy)의 캔틸레버(cantilever)가 multi-tasking이 가능하도록 응용/디자인한 것이다. 이 multiple processing step이 가능해짐으로써 마이크로회로의 생산에 있어서 하나의 규소판(silicon wafer)위에 수백개의 캔틸레버를 생산할 수 있게 된다. 이 연구는 궁극적으로 음이온 가속을 이용한 에칭(IBE:Ion Beam Etching)과 atomic sand blasting에 맞춰지고 있다. 이 기술은 나노기술의 대표주자인 NanoWorld와 프라운호퍼 IISB 연구소가 함께 진행하고 있는 프로젝트다.보다 정확하고 정밀한 반도체 회로를 생산하기 위해서는 더욱 복잡한 품질관리공정이 필요하다. 컴포넌트의 구조와 결함을 검사하기 위해서 품질관리공정에서는 고해상도의 전자현미경을 사용하는데, 이러한 검사는 산란 단면적(cross-section)의 조사를 통해 이루어지므로 고가의 컴포넌트의 훼손이 불가피하다. 이 시스템은 이러한 훼손을 피하기 위해 개발된 기술로, 대기 중에서의 실험도 가능하며, 컴포넌트의 훼손과 파손을 막고, 보다 섬세한 검사/관찰이 가능하도록 한 AFM기술을 한층 응용/발전시킨 기술이라 할 수 있다.
집적회로는 그간 정보통신분야에서 시작하여 의학이나 생물학분야에 이르기까지 다양한 분야의 전기적 장치에 이용되어져 왔는데, 프로세싱동안에 기계장치의 실행과 결과에 대한 신뢰도에 큰 영향을 미칠 수 있는 회로기판내의 기계적 부하(mechanical stress) 형성을 줄이는 능력이 집적회로의 크기를 줄이는 데에 가장 큰 관건이 되어 왔었다. 본 기술은 TEM (Transmission electron microscopy)과 CBED (Convergent Beam Electron Diffracton) 기술이 접목된 기술로서 프로세싱 동안의 회로기판과 레이어 층들 사이에 형성되는 기계적인 압력을 지속적으로 모니터링하여 이를 최소화시킴으로서 기존의 1 마이크론 크기의 집적회로에서 한층 더 나아가 그 이하의 단위로까지 소형화 시킬 수 있는 기술이다.지금까지는 TEM/CBED 패턴에서 국소 스트레인 텐서(local strain tensor)를 추출해 내는 과정은 오랜 분석시간으로 인하여, 그 사용이 지극히 제한적이었다. 하지만 본 기술은 회절패턴을 디지털로 요구하여 연결 구조의 나노영역으로 양도하는 기술로 스트레인 계측 절차 속도를 크게 향상시켜 산업 표준 반응 시간에 근접하는 속도를 가진다. 따라서 이 기술은 기계적 압력감소로 프로세싱을 최적화 시키고 device failure를 감소시켜 경제적인 효과가 있다. 뿐만 아니라 전자폐기물 생산을 감소시켜 친환경적 효과도 기대할 수 있다.