산업기술 통합검색
본 기술은 탄소 나노튜브를 갖는 삼극구조의 전자소자에 대한 제조 방법에 관한 것으로, 실리콘 웨이퍼 상에 산화막, 다결정 실리콘막 및 실리콘 산화막을 순차적으로 형성하고, 에칭하여 트렌치(trench)를 형성하고, 트렌치의 측면에 실리콘 산화막으로 측벽을 형성하고, 트렌치의 바닥면을 제외한 부분에 알루미늄막을 형성한 다음, 탄소 나노튜브 성장의 촉매로 작용할 금속을 증착한 후, 알루미늄막이 있는 곳에 증착된 금속 촉매층은 제거하여 트렌치 바닥면에만 금속 촉매층을 잔류시킨 상태에서 금속촉매층 상에 수직으로 배향된 탄소 나노튜브를 형성하는 단계를 포함한다.본 기술은 금속촉매의 금속입자의 크기를 매우 작게 하여 많은 탄소 나노튜브의 핵생성의 장소를 제공함으로써, 트렌치의 내부에서 전계의 방출특성이 뛰어난 탄소 나노튜브를 제조하는데 목적이 있다.
본 기술에 따른 MOS 트랜지스터 게이트 절연막은, 하프늄 산화막에 Dy가 도핑되어 이루어지고 여기서, Dy의 도핑량은 1 내지 20 원자% 인 것이 바람직하며, Dy 도핑된 하프늄 산화막은 원자증착법, 화학기상증착법, 및 반응성 스퍼터링법 등에 의하여 형성될 수 있다.Dy 도핑된 하프늄 산화막을 게이트 절연막으로 사용하게 되면 차세대에 적합한 유효두께를 가질 뿐만 아니라 누설전류가 매우 적은 게이트 절연막을 얻을 수 있게 된다.
본 기술은 유기 실리케이트 삼중공중합체와 그 제조방법 및 이를 이용한 초저유전성 코팅막의 제조 방법과 이들의 뛰어난 기계적 전기적 특성에 관한 것이다.유기실리케이트 삼중공중합체는 메틸트리알콕시실란, 디메틸디알콕시실란과 함께 양쪽 RMx에 반응자리를 가지는 α,ω-비스트리알콕시실릴화합물을 공중합 단량체로서 사용하여 공중합한 것으로 ,A 단량체에 대한 B 와 C 단량체들의 혼합비율을 최적화 하여 실란올 만단기 함U 10% 이산, 분자량 3,000 ~ 30,000dmf 가지는 삼중 공중합체를 합성한 후, 기공생성제와 함께 코팅하여 열처리하는 경우 , 생성된 코팅막은 나노미터 크기의 미세다공을 함유하게 되어 , 뛰어난 기계적 강도(모듀러스 10GPa 이상, 표면강도 1.2 GPa 이상)를 가지면서 유전율이 2.0 이하인 초저유전성을 가질 수 있어, 차세대 반도체인 구리배선 칩 제조에 필수적인 절연물질 사용되어 성능을 높이는 효과가 있다.
질화물 반도체는 적절한 기판의 부재로 인해 일반적으로 저온 완충막을 이용한 2 단계 성장법을 이용하여 에피층을 성장하여 왔다. 저온 완충막의 경우, 많은 핵생성 자리를 제공함으로써 이종기판의 사용으로 인한 어려움을 해결하였으나, 고온 완충막을 사용하는 경우에는 2차원의 얇은 두께의 평탄한 막을 미리 형성하여 줌으로써 에피층을 형성하게 된다. 기존의 저온 완충막을 이용한 2단계 성장법은 기판 성장 등의 bulk 구조에서 사용가능한 방법이나 고온 완충막을 이용하게 되는 경우, 수 nm 수준의 양자구조에서의 적용이 가능하게 되고 질화물 반도체를 이용한 LED 및 LD 등의 광소자 제작시, 활성층 성장에서 고온 완충막의 사용이 가능하다.
본 기술은 이종기판에 질화물 반도체 에피층을 성장시키는 과정에서 중간에 금속층으로 전환시킬 수 있는 중간 질화물 반도체 에피층을 삽입하고 그것을 금속층으로 전환시키는 방법에 의해 후속적으로 성장시키는 질화물 반도체 에피층의 내부 결함을 크게 낮추면서 응력 발생을 감소시키는 방법에 관한 것이다. 본 기술은 중간 질화물 반도체 에피층으로부터 변환되어 생성된 금속층은 추후 질화물 반도체 에피층과 이종기판의 분리에 있어서도 선택적 식각 방법 등으로 쉽게 분리해낼 수 있다. 이 방법을 사용하는 경우 현재 2인치 이상의 대면적 기판 제조에 걸림돌이 되고 있는 기판 휨(warpage) 현상을 감소시킬 수 있다.
본 기술은 반도체 양자점(quantum dot) 구조 형성 방법에 관한 것으로서 양자점 레이저, 증폭기, 광 스위칭 등의 광소자로 이용할 수 있는 양질의 양자점 구조 형성 방법에 관한 것이다. 본 기술에서는 반도체 기판 상에 양자점 층을 형성한 다음, 덮개층(capping layer)을 형성하기 전에, 격자 상수가 덮개층보다 작고 에너지 간격(band gap)은 덮개층보다 큰 이종 덮개층을 삽입하여 이 이종 덮개층의 두께를 변화시키면서 양자점의 발광 파장을 조절할 수 있다. 또한 양자점을 더욱 균일하게 변형시켜 발광 파장의 반가폭을 줄일 수 있고 본 기술에 따른 양자점 구조를 양자점 레이저, 증폭기, 광 스위칭 등의 광소자로 응용할 때 그 소자 특성이 개선될 가능성이 있다.
본 기술은 반도체 양자점 구조 형성에 관한 것으로서 양자점 층을 수직으로 적층하는 것에 관한 기술이다. 양자점을 형성하기 위한 여러 가지 방법 중에서 격자상수의 차이를 이용한 자발 형성방법에 의해 성장된 단층 양자점을 수직으로 적층하기 위해서는 양자점층 위에 형성되는 덮개층의 표면 균일도가 매우 중요하다. 수직으로 적층되는 양자점 각 층의 표면 형상을 각 층별로 언제나 일정하게 유지하기 위한 방법으로 양자점을 성장시킨 후 덮개층을 성장시키는 도중에 온도를 고온으로 상승시켜서, 즉 덮개층을 일정한 두께로 성장시킨 후 덮개층 성장온도를 높혀서 나머지 덮개층을 성장시키면 덮개층의 표면 균일도가 향상되며, 이 덮개층위에 형성되는 양자점층 또한 균일도를 향상시킬 수 있다.
본 기술은 격자가 이완된 반도체 박막 형성 방법에 관한 것으로서, 반도체 박막의 격자를 이완시킴과 동시에 표면을 평탄하게 유지하게 한다. 본 기술에서는 반도체 기판 상에 격자 상수가 다른 물질로 이루어진 박막층을 성장한 다음, 화학적 제거가 가능한 막을 덮개층(capping layer)으로서 형성하고, 이를 열처리한다. 열처리 후, 덮개층을 화학적 식각을 통해 제거함으로써 평탄한 표면을 얻는다. 박막층의 두께를 변화시키면 격자의 이완정도를 조절할 수 있고, 덮개층에 의해 표면의 평탄도는 일정하게 유지된다." 본 기술에 의하여 얻은 박막 구조 위에 성장하여 얻는 박막의 격자는 임의로 조절이 가능하며, 이를 통해 소자 특성이 개선될 수 있다. 박막의 격자를 이완시키는 기존의 방법들이 가지고 있는 문제점을 극복하여 간단한 격자 이완 방법을 통해 실제의 소자 공정에 있어서 공정의 경제성을 향상시킨다."
본 기술은 TiCl4와 NH3를 사용하여 저온화학증착법으로 양질의 두꺼운 TiN막을 얻을 수 있는 방법에 관한 것으로, 본 기술에 의하면 좁은 기체관을 통하여 반응로내로 유입되는 TiCl4 기체가 반응로 내부에서 충분한 체류시간을 확보할 수 있도록 하여 줌으로써 반응기체의 불충분한 예열로 인한 TiN막내의 불순물 잔존 등에 따른 코팅층의 접착력의 악화등의 문제점을 극복할 수 있다. 본 기술은 700℃정도의 저온에서 양질의 두꺼운(2㎛이상)TiN막을 제조하는 것이 가능하여 이러한 공정을 공구재료의 코팅층 형성에 적용할 경우 에너지 절감은 물론 코팅후 상변태에 따른 후속 열처리 공정이 불필요하게 되어 대량생산에도 잇점이 있다.
본 기술은 화학적 기상 증착 시스템의 챔버 내에 반응 소스를 균일한 분포로 공급하는 가스 분사기와 기판 사이에 RFI 코일을 삽입하여 전자기장을 형성함으로써 가스 분사기들을 통하여 공급되는 가스를 플라즈마 상태로 변화시켜 코팅을 증착시키는 시스템에 대한 것이다. 본 기술은 화학적 기상 증착 시스템에 유도결합 플라즈마를 형성함으로써 증착 속도와 막의 경도를 높여 주면서 적은 양의 가스로도 최대효율을 올릴 수 있다. RFI 코일에 의해 형성된 유도결합 플라즈마 내에서 소스 가스의 분해가 활발하므로 저온 공정으로도 우수한 특성을 가진 막을 증착할 수 있어, 고온에서 증착이 불가능했던 기판(예를 들어 렌즈, 플라스틱)에 물리적 기상 증착법이 아닌 화학적 기상 증착법으로도 증착이 가능하다. 화학적 기상 증착법의 원리상 기판상에서 분해되는 유효한 소스 가스의 양은 화학적인 분해 반응을 플라즈마가 어떻게 효율화시키느냐 하는 문제이므로, 유도결합 플라즈마 화학적 기상 증착법은 환경적인 문제에서도 커다란 장점을 가지고 있다.
본 기술은 SiGe/Si 이종접합구조를 이용한 소자 제작에 있어서 가장 큰 문제가 되어온 공정인 양질의 산화막 형성을 가능케 하여, SiGe/Si 이종 접합 구조를 이용한 다양한 종류의 Field Effect Transistor(FET)의 절연막 형성에 이용될 수 있다.기존의 잘 알려진 Si 공정에 사용되어오던 열적 산화 방식을 SiGe 에피층에 적용시킬 수 있게 되어, 부수적인 장비의 설치나 복잡한 공정 없이 SiGe 에피층 위에 양질의 산화막을 형성할 수 있다.
기판에 수직방향으로 형성된 두개의 다이오드 중 표면부의 PN접합부의 전압차를 일정하게 유지하여 변환이득을 증가시킴으로써 CMOS 영상센서의 감도를 향상한다.CMOS공정의 수정없이 간단히 구현 가능한 감도향상 구조이다.
본 기술은 다분역 구조를 갖는 포타시움 니오베이트(KNbO3) 단결정의 결정축 방향을 찾는 방법과, 단일분역 구조로 만드는 방법을 제시한다.본 기술은 단일 분역 포타시움 니오베이트(KNbO3) 단결정을 제조함에 있어 비파괴적인 방법으로 결정축 방향을 찾고, 단일 분역화 효율을 높일 수 있다.
본 기술은 차세대 초고집적도 DRAM 캐패시터용 스트론튬-납 티탄산([Sr,Pb]TiO3)박막에 관한 것이다. 다양한 박막증착방법에 의하여 스트론튬-납 티탄산 박막을 형성함으로써 고유전율 및 낮은 열처리 온도에서도 뛰어난 전기적 특성을 보여주는 물질에 대한 것이다.메모리 반도체 capacitor로 사용되는 물질에 있어서 스트론튬-납 티탄산([Sr,Pb]TiO3)박막을 이용, 다양한 박막증착 방법을 이용하여 상기 스트론튬-납 티탄산([Sr,Pb]TiO3) 박막을 반도체 소자내 증착하여 이용하는 방법, 즉 스트론튬-납 티탄산([Sr,Pb]TiO3)박막을 습식 증착방법인 액적화학증착법(LSMCD, Liquid Source Misted Chemical Deposition), 졸-겔법(Sol-gel), 유기금속분해법(MOD, Metalorganic Decomposition) 중에서 선택된 어느 하나로 증착하는 것을 특징으로 한다.
압전성과 절연성을 동시에 가지는 단결정 기판에 절연 버퍼를 형성하고 실리콘 필름을 형성하여 SAW와 IC를 집적화시킨다.본 기술에서는 절연성과 압전성을 동시에 가진 단결정 기판 (예: ST-cut Quartz 기판)을 기본으로 하여 능동소자가 제작될 단결정 실리콘 필름을 그 기판 위에 형성한다. 여기서 중요한 요소는 통상 절연성과 압전성을 갖는 단결정 기판과 단결정 실리콘 필름 사이의 열팽창 계수가 달라 IC 공정에서 문제를 일으키게 된다. 이러한 문제를 제거하기 위해 기판과 실리콘 필름 사이에 비정질 절연막(예: 산화막)을 버퍼층으로 사용한다. 이 버퍼층은 또한 트랜지스터가 만들어지는 단결정 실리콘 필름을 절연성과 압전성을 동시에 가진 단결정 기판에서 격리시켜 주고 있으므로 압전성으로 인해 트랜지스터에 문제를 일으키지 않게 한다. 이렇게 구성된 새로운 기판을 사용하여 트랜지스터와 SAW 소자를 같은 칩상에 집적할 수 있고 기존의 방법에 비해 많은 장점을 가질 수 있다. 본 기술에서는 새로운 웨이퍼 구조 및 그 웨이퍼의 제작방법, 그리고 그 웨이퍼를 이용한 트랜지스터와 SAW 소자의 집적화를 보인다.
플립칩 형태의 반도체 소자접속에서 칩의 패드와 솔더범프간의 접속을 위한 구리층 및 니켈-구리 합금층을 포함하는 다층 구조의 UBM을 한 도금조에서 전기도금하여 형성하는 방법에 관한 것이다. 한 도금조에서 구리와 니켈-구리 합금층을 모두 형성함으로써 공정이 매우 간편하고 무연솔더용 UBM의 요구조건을 모두 만족시킨다.
6자유도 운동을 측정할 수 있는 기존의 방법들은 그 정밀도가 수 mm 또는 수백 m 정도에 지나지 않는다. 그러나 본 기술에서 제시한 방법은 길이 변위에 대해서는 수 m, 회전 변위에 대해서는 수 rad 수준의 정밀한 측정이 가능하다. 이러한 측정 방법은 한 개의 레이저 광원과 세 개의 레이저 위치 검출기(PSD, Position-Sensitive Detector)와 한 개의 삼각뿔 형상의 거울을 이용한다. 측정 방법은, 측정 대상 물체의 표면에 삼각뿔 형상의 거울을 장착하고 삼각뿔 꼭지점에 레이저 광선을 입사시킨다. 그리고 삼각뿔 거울에서 반사되는 세 갈래 레이저 광선을 세 개의 PSD로 검출한다. 세 개의 PSD에서 출력된 값을 소정의 수식과 절차를 이용하여 삼각뿔 거울의 6자유도 운동을 산출한다. 삼각뿔 거울은 측정 대상 물체에 장착된 것이므로 이러한 절차를 거쳐 측정 대상 물체의 6자유도 운동을 측정한다. 기존의 기술에서 찾아보기 어려운 여러 가지 장점-6자유도 운동 측정, 측정 정밀도, 사용의 편리함-을 가진 새로운 기술이다.
본 기술의 경우, 비스무스-세리움 티탄산 ([Bi,Ce]4Ti3O12) 박막에 관한 것이며, 낮은 온도에서도 (600-650oC) 양질의 결정이 형성되며 현재의 반도체 공정에 적용이 용이하고 기존의 물질에 비하여 탁월한 특성을 나타내는 물질로서 차세대 FRAM (Ferroelectric Random Access Memory) capacitor로서 이용가능하다.다양한 박막증착방법에 의하여 비스무스-세리움 티탄산을 형성함으로써 장시간 사용에도 박막의 피로현상이 없고, 낮은 열처리 온도에서도 뛰어난 전기적 특성을 보여주는 물질이다.
본 기술은 기존의 반도체 UV 리소그라피 공정과 드라이에칭기술을 이용한 수천 angstrom이하의 미세 라인 또는 미세 metal line을 형성하는 방법이다. 제안된 미세라인 형성 방법은 기존의 반도체 공정을 이용한 미세라인 형성의 한계를 극복할 수 있으며, 1000 angstrom이하의 미세 라인도 쉽게 형성할 수 있다. 이 기술의 특징은 미세라인 형성에 있어서 유전체와 에칭기술을 이용하여유전체의 수직 방향의 두께를 최종적으로 수평 방향의 미세라인 선폭으로 변환하는 기술에 있다.본 기술의 특징은 미세라인 형성에 있어서 유전체와 에칭기술을 이용하여유전체의 수직 방향의 두께를 최종적으로 수평 방향의 미세라인 선폭으로 변환하는 기술에 있다.
본 기술은 GaAs단결정 성장시 양질의 단결정성 확보를 위한 As 증기압 제어방법에 관한 것이다. GaAs 성장법에서 As원소가 기화되어 As, As4, As2등으로 변할때 이들은 주변온도에 따라 평형 분압을 다르게 가지므로 종래 방법대로 단결정을 성장시킬 경우에는 석영 반응관내에 As-증기상들의 불안정성이 야기되어 원하고자 하는 조성비 제어가 불가능한 문제점이 있다. 이에 종래의 결점을 해결하기 위해 기존 증기압 제어와는 달리 역의 방법으로서 주어진 석영관 부피와 온도분포 및 제어압력을 감안한 As2 및 As3 기체상의 몰수를 정산하여 장입함으로써 해소될수 있도록 하였다.이 기술은 밀봉된 석영관 위에 GaAs 원료를 장입하여 1250-1260CEL 정도의 고온과 610-630CEL의 저온에서 온도 제어를 하고 이온도 제어는 As 증기압을 일정하게 유지하게 하여 GaAs가 용해 되면서 생성될 때 표면에서 처리되어 As 성분이 이탈되는 것을 억제 하기 위한 것이다. 그런데 As 원소가 고체 상태나 기체 상태에서는 As2,As4 상태이므로 외부적인 온도만으로 평형 증기압이 안되므로 즉 GaAs 융액-고체-As증기 상간의 평형 상태로 공존해야 하므로 석영 반응관내에 As-증기상들의 불안정성이 야기되어 원하고자 하는 조성비의 제어가 불가능 했던점을 역의 방법으로서 주어진 석영관 부피와 온도 분포 및 제어 압력을 감안한 As2 및 As3 기체상의 몰수를 정산하여 장입함으로써 해소될 수 있게 하였다. 따라서 As 원소들을 열역학적 계산하여 미리 석영관에 As증기상의 총 몰수를 정산하여 장입하고,편차는 1/20로 줄였으며 정확한 조성비 제어가 가능하게 하였다.