일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 장파장 출광 광원 소자와 수광 소자를 실리콘 칩 표면에 실장하여 출광된 빛이 실리콘 칩을 통과하여 고속으로 칩 간의 광연결을 가능케 하는 구조에 관한 것으로 실리콘 칩 상에 장파장 출광 광원 소자를 실장하여 실리콘 칩의 광 통과로 고속 칩 간 광연결의 가능한 구조와 이러한 구조를 포함하는 칩이 적층된 패키지 구조 간의 자유 공간을 이용한 고속 칩 및 패키지 간 광연결이 가능한 구조이다.실리콘 재질의 실리콘 칩들을 적층하는 구조에서 기존의 고드 와이어를 이용한 고속 신호의 전달 구조의 한계를 극복하기 위해 전기적 배선 및 무반사 코팅된 실리콘 칩 표면에 장파장의 광원 소자와 수광소자를 이용하여 적층된 실리콘 칩간의 고속 신호를 전달할 수 있는 장파장 광원을 이용한 반도체 구조와 이러한 구조를 이용한 패키지 구조간의 자유 공간을 이용한 고속 칩 및 패키지 간 광연결이 가능한 다양한 패키징 구조에 관한 것으로 기존의 방법을 이용한 적층 방법들에 비해 공정상의 용이점과 비용절감 등의 효과가 있다.
- 보유기관
- 한국광기술원
- 등록일
- 2007-12-06
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체 장비 인터페이스 장치 및 이를 이용한 모니터링 시스템에 관한 것으로, 상이한 프로토콜을 통해 송수신되는 반도체 장비들의 메시지들을 통합 XML(eXtensible Markup Language) 메시지 형태로 변환하는 인터페이스 장치 및 이를 이용한 반도체 장비들에 대한 분산 또는 통합 메시지 모니터링이 가능하게 하는 모니터링 시스템에 관한 것이다. 본 기술에 따르면 반도체 장비 인터페이스 장치가 SECS-Ⅰ또는 HSMS 프로토 콜을 통해 송수신되는 반도체 장비들의 메시지들을 통합하여 XML 형태의 메시지로 표준화된 형태의 데이터 포맷으로 변환시켜 제공해 준다. 이에 따라, 반도체 생산 공정 모니터링에 대한 통합된 프로토콜을 제공해 주어 반도체 장비들의 메시지들을 모니터링하는 시스템을 구성하는데 통합 모니터링이 가능하게 해 줌으로서 시스템 구성상에 비용을 절감시켜 주며, 통합적인 메시지 모니터링을 통해 반도체 생산 공 정의 전반에 걸쳐 모니터링을 효율적으로 수행할 수 있도록 해 준다. 또한, 통합 모니터링 외에도 반도체 메시지들의 특성별 분산 모니터링을 하 여 모니터링 시스템의 안정성을 확보할 수 있도록 해 준다.
- 보유기관
- 호서대학교
- 등록일
- 2007-12-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체 장비와 호스트 사이에 전송되는 메시지 변환 방법에 관한 것으로, 특히 여러 반도체 장비들에 대한 효율적인 모니터링이 수행될 수 있도록 SECS-Ⅱ 메시지를 규격화된 데이터 포맷으로 변환하는 반도체 장비와 호스트 사이에 전송되는 메시지 변환 방법을 제공하는데 있다. 본 기술은, 반도체 장비와 호스트 사이에 전송되는 SECS-Ⅱ 메시지를 수신받아 SECS-Ⅱ 메시지의 헤더 및 데이터를 분석하는 단계, 그 메시지 내에 포함된 데이터를 기 설정해 놓은 자기기술(Self Description) 각 요소에 매핑하는 단계, 그리고 자기기술 요소에 매핑시킨 메시지 데이터를 XML 형태로 변환하는 단계로 구성된다.
- 보유기관
- 호서대학교
- 등록일
- 2007-12-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 웨이퍼 척에 관한 것으로, 공기압에 의해 비접촉식으로 웨이퍼를 지지하는 웨이퍼 척 조립체에 관한 것이다.본 기술에 따른 비접촉식 웨이퍼 척 조립체는, 디스크 형상이고, 내부에 형성된 팬챔버와, 상면으로 개방되며 방사상 등간격으로 배치된 복수의 지지챔버와, 팬챔버와 복수의 지지챔버를 연결하는 연결통로가 각각 형성된 척과, 척의 팬챔버에 삽입되어 회전하는 원심팬을 포함하여 이루어진다. 본 기술은 지지챔버 내에서 공기의 소용돌이가 형성되도록 함으로써, 지지챔 버의 중심부는 웨이퍼를 하향시키는 힘을, 주변부는 웨이퍼를 상승시키는 힘을 각각 작용시키도록 할 수 있다. 따라서 얇은 웨이퍼에 대해서도 그 변형을 최소로하면서 비접촉식으로 지지하는 것이 가능하고, 결과적으로 최종 완제품으로서의 반도체칩에 대한 불량율을 현저히 감소시킬 수 있다.
- 보유기관
- 호서대학교
- 등록일
- 2007-12-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 웨이퍼 척에 관한 것으로, 전자기력을 이용하여 웨이퍼와 접촉되는 부분을 최소화함으로써 웨이퍼의 변형을 최소화하고, 웨이퍼의 손상에 따른 파티클 발생을 최소화하도록 한 웨이퍼 척 조립체에 관한 것이다. 전자기력을 이용하여 웨이퍼와 접촉되는 부분을 최소화하도록 웨이퍼를 지지함으로써 웨이퍼의 변형을 최소화하고, 웨이퍼의 손상에 따른 파티클 발생을 최소화함으로써 반도체 소자의 공정불량률을 최소화할 수 있는 이점이 있다.
- 보유기관
- 호서대학교
- 등록일
- 2007-12-10
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
○ 기술발명의 목적 본 기술은 이러한 종래의 문제점을 개선하기 위해 안출된 것으로서, 비휘발성 FRAM의 커패시터에 PZT 박막을 적용함에 있어 피로현상을 완화하고 잔류 분극 값을 증가시키며 항전계 값을 감소시킬 수 있는, PZT 박막의 강유전 특성이 향상된 반도체 소자와 그의 제조방법을 제공함에 목적이 있다.○ 기술 요약 및 특징 본 기술은 백금층이 형성된 실리콘 계열의 기재 표면에 레드루테늄옥사이드를 형성함으로써, 높은 잔류분극 값과 낮은 항전계 값을 갖는 강유전체 PZT 박막을 얻을 수 있고 백금(Pt)과 PZT의 상호반응을 억제함으로써 PZT의 화학양론을 유지할 수 있으며 온도변화에도 안정된 계면상태를 유지할 수 있는 반도체 소자와 그 제조방법에 관한 것이다.본 발명에 의한 반도체 소자는, 표면에 백금층이 형성된 기재(substrate)와; 백금층 위에 형성된 PRO층과; PRO층 위에 형성된 PZT 박막을 포함하며, 필요에 따라, PZT 박막 위에 PRO층 및 또는 백금층이 추가로 형성될 수도 있다.
- 보유기관
- 충남대학교
- 등록일
- 2007-12-18
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
플라즈마 처리 (plasma treatment)를 이용한 기판 세척 (substrate cleaning) 공정, 플라즈마 중합 (plasma polymerization)을 이용한 레지스트 막의 제조 공정, 전자 빔 (electron-beam)을 사용하는 조사 (expose) 공정, 플라즈마 에칭 (plasma etching)을 이용한 레지스트 막의 현상 (development) 공정 및 레지스트 막의 제거 (strip) 공정을 단일 챔버(chamber) 내에서 이루어지는 것을 특징으로 하는 진공 리소그래피 (vacuum lithography) 공정.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-26
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 반도체 소자 배선용 구리 박막 및 그 제조방법에 관한 것으로서, 구체적으로는 기판 (1); 기판 (1) 위의 하지막 (2); 하지막 (2) 위의 팔라듐 층 (3); 및 팔라듐 층 (3) 위의 구리층 (4)으로 구성되는 것을 특징으로 하는 반도체 소자 배선용 구리 박막 및 그 제조방법에 관한 것이며, 본 발명에 의한 구리 박막은 종래의 것에 비해 비저항이 낮고 작동 신뢰성 및 기계적 특성이 우수하며, 특히 구리가 빠르고 균일하게 도포되는 특징을 갖는다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 a) p-type (100) Si 웨이퍼를 열처리하여 산화막을 형성하고, 스퍼터링(sputtering)법을 이용하여 확산방지막을 형성하는 단계; b) 상기 확산 방지막의 표면상에 스퍼터링(sputtering)법을 이용하여 구리 전도막(seed layer)을 형성하는 단계; c) 상기 구리 전도막을 포함한 기판을 rf-전원이 20 W ∼ 140 W 및 플라즈마 노출 시간이 1 분 ∼ 20 분의 조건에서 수소 플라즈마 전처리로 세정하는 단계; d) 상기 세정단계에 연속하여 상기 세정된 구리 전도막을 포함하는 기판을 350 ℃ ∼ 500 ℃ 에서, 30 초동안 급속 열처리하는 단계; 및 e) 수소 플라즈마 및 급속 열처리의 이중 전처리된 상기 구리 전도막을 포함하는 기판 표면상에 펄스 전류를 이용하여 구리 전해도금하는 단계를 포함하는 것으로, 상기 수소 플라즈마 및 급속 열처리의 이중 전처리를 포함하는 것을 특징으로 하는 구리 전착방법에 관한 것이다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 마그네트론 스퍼터링법에 의한 ZNO 박막의 제조방법에 관한 것으로, 구체적으로 사파이어 기판 상에 마그네트론 스퍼터링법에 의해 ZNO 박막을 형성시키는 단계(단계 1), 및 상기 ZNO 박막이 형성된 사파이어 기판을 산소분위기 하에서 열처리를 수행하는 것을 단계(단계 2)를 포함하는 것으로 이루어진 ZNO 박막의 제조방법에 관한 것이다. 본 발명의 ZNO 박막의 제조방법은 적당한 유량비를 갖는 N2O/AR 가스를 이용한 마그네트론 스퍼터링법을 수행하여 ZNO 박막을 증착한 후 고온에서 열처리를 수행함으로써, ZNO 결정의 품위를 두드러지게 향상시킬 수 있으며, 또한 고농도의 질소를 도핑한 ZNO 박막에서의 전자의 농도와 이동도를 급격히 감소시킬 수 있다. 이러한 현상으로 인해 산소공공과 침입형 ZN와 같은 진성의(INTRINSIC) N형 결함을 상쇄시킴으로써 N 형 ZNO 박막을 P 형 ZNO 박막으로 제조할 수 있어 단파장 발광소자의 제조에 유용하게 이용할 수 있다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 TIN 막 표면의 ECR 플라즈마 전처리를 포함한 RUO2 증착방법에 관한 것으로, 구체적으로 SI 웨이퍼 위에 TIN 막을 코팅하는 단계, 상기 TIN 막을 화학적 전처리하는 단계 및 상기 TIN 막 위에 MOCVD법에 의한 RUO2 증착단계로 이루어진 RUO2의 증착방법에 있어서, 상기 화학적 전처리 단계와 RUO2의 증착 단계 사이에 수소 또는 아르곤 ECR 플라즈마 전처리를 수행하여 TIN 막을 세정하는 단계를 포함하는 것을 특징으로 하는 RUO2의 증착방법에 관한 것이다. 본 발명의 MOCVD법에 의한 RUO2의 증착방법은 TIN 막 표면에 ECR 플라즈마 전처리를 수행함으로써, TIN 막 표면의 산소와 질소원자를 제거할 수 있으며, 이러한 제거를 통하여 RUO2의 증착시 RUO2 핵생성을 더욱 향상시킬 수 있다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명의 스퍼터 공정 시뮬레이터는 몬테 카를로 방법을 이용하여 타겟 원자간의 충돌 산란 과정을 계산하였고, 시뮬레이션의 수행 시간 단축을 위하여 이온이 타겟의 일정 깊이 이상 주입되지 않도록 함수를 구현하였으며, CRAY T3E 슈퍼 컴퓨터를 이용한 병럴 컴퓨팅 방법을 적용하였다. 또한, 기판의 표면 진화 시뮬레이션에 직접적인 입력 데이터로 이용할 수 있도록 타겟에서 방출되는 원자의 분포를 계산하는 단계를 구비하는 것을 특징으로 한다.이와 같이 본원 발명은 타겟에서 방출되는 원자의 스퍼터율을 계산하고 그의 3차원 방출 분포를 계산함으로써 기판의 토포그래피를 예측할 수 있으며, 스퍼터 증착을 포함하여 스퍼터 에칭 공정, 바이어스 스퍼터링 시스템, 이온 빔 시스템 등 여러 가지 공정에 적용함으로써 실제 라인에의 실험에 의한 개발 비용과 리스크를 줄이는 효과를 부여한다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 반도체 기판 위에 형성되는 3차원 구조물의 형상 진화를 컴퓨터 모의 실험하는 수치해석기에 관한 것으로, 특히 셀 방법을 이용하여 반도체 기판의 형상 변화를 예측하는 토포그래피 시뮬레이션에 이용되는 데이터 구조를 개시하고, 시뮬레이션에 소요되는 메모리 공간 및 계산 시간을 최소화하는 기술을 제공한다.본 발명은 데이터 구조로서 배열 데이터 구조와 셀 리스트만을 사용하고, 시뮬레이션이 진행되는 동안에 생성될 수 있는 보이드를 검사하고 제거하는 방법을 제공한다. 또한, 본 발명은 시뮬레이션이 수행되는 동안에 쉽게 시뮬레이션 영역을 확장할 수 있는 방법을 제공한다.
- 보유기관
- 인하대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 CMP 를 이용한 FRAM 제조방법에 관한 것으로, 더욱 상세하게는 화학적 기계적 연마기술을 이용하여 강유전체 물질의 플라즈마 식각공정을 사용하지 않고 빠른 공정속도와 높은 패턴 프로파일(Profile) 기울기, 낮은 손상(damage) 등의 요구조건을 실현할 수 있는 CMP 를 이용한 FRAM 제조방법에 관한 것이다. 본 발명에 의한 CMP 를 이용한 FRAM 제조방법은, Pt, RuO2, Ru, IrO, IrO2, LaNiO3, SrRuO3 등의 단일 하부전극 또는 이들의 조합에 의한 이중 하부전극을 형성하는 하부전극형성단계와, 형성된 하부전극 위에 TEOS막 또는 열산화막 등의 막을 증착하고, 감광막(PR)을 이용하여 0.5 ~ 1.0 um 의 직경을 갖는 홀이나 한 변이 0.5 ~ 1.0 um 의 직사각형 모양으로 패터닝하는 단계와, 여기에 졸겔(sol-gel)법 등의 방법으로 PZT, SBT 및 BLT 등의 다양한 강유전체 물질을 증착하는 강유전체 물질 증착 후 열처리하는 단계와, 상기 증착 후 열처리하고, 강유전체 물질 패터닝을 위한 윈도우로서의 상기 TEOS막 혹은 열산화막 등을 연마정지점(end-point)으로 하여 CMP 공정을 실시하는 CMP공정단계와, 상기 CMP 후에 상부 전극물질을 증착한 후에 TEOS막 등을 패턴 마스크(MASK)로 하기 위해 증착하는 마스크증착단계와, 상기 TEOS막을 패턴 마스크로 하고, 플라즈마 식각(etching)하는 식각단계를 포함하여 구성되는 것을 특징으로 한다.
- 보유기관
- 조선대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 혼합 연마재 슬러리 제조방법에 관한 것으로, 더욱 상세하게는 연마하고자 하는 강유전체막과 유사한 성분을 갖는 분말과 실리카 슬러리 원액을 혼합한 혼합 연마제 슬러리를 이용하여 산화막/금속, 강유전체막/금속막 등 이종막의 연마를 가능하게 하고, 연마정지점의 감지가 용이하면서, 요구하는 연마선택비를 쉽게 조절하도록 하여, 기존의 슬러리와 유사한 비균일도, 낮은 RMS 표면거칠기를 확보하여 FRAM 과 같은 반도체 집적회로에 응용할 수 있는 혼합 연마재 슬러리 제조방법에 관한 것이다. 본 발명에 의한 혼합 연마재 슬러리 제조방법은, 화학적 기계적 연마(Chemical Mechanical Polishing: CMP) 공정에 사용되는 혼합 연마재 슬러리의 제조방법에 있어서, 분말상태인 BaCO3와 TiO2를 1:1로 하여 탈이온수(DIW)와 함께 혼합하는 혼합단계와, 상기 혼합물을 지르코니아(Zirconia) 볼(ball)로 볼밀링(milling)하고 건조하는 건조단계와, 상기 건조한 분말을 몰드(mold)에 넣고 6,000kgf/cm2으로 가압성형하는 가압성형단계와, 전기로에서 열처리(sintering)하여 BTO(BaTiO3) 타겟을 제조하는 BTO 타겟제조단계와, 상기 BTO 타겟을 분쇄기를 이용하여 BTO 연마재를 제조하고, 슬러리 원액에 상기 BTO 연마재를 혼합하는 혼합공정을 포함하여 구성되는 것을 특징으로 한다
- 보유기관
- 조선대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 스핀코터용 진공척에 관한 것으로, 보다 상세하게는 진공을 분산시켜 흡착시킬 수 있을 뿐만 아니라 다양한 크기의 웨이퍼를 흡착시킨 후 증착시킬 수 있어 하나의 진공척으로 모든 크기의 웨이퍼를 증착시킬 수 있는 스핀코터용 진공척에 관한 것이다. 본 발명은 웨이퍼를 흡착시켜 얇은 막을 증착시키도록 회전되는 스핀코터용 진공척에 있어서, 상기 진공척의 축에 고정된 회전판(10)상에 십자형으로 구비되되, 중앙부에 하나의 진공흡입구(22)가 구비되고 상기 진공흡입구(22)를 기준으로 상,하,좌,우에 일정 간격으로 관통된 한쌍의 보조 진공흡입구(24)가 구비된 판상의 진공흡입판(20)과; 상기 진공흡입판(20)의 보조 진공흡입구(24)를 개폐하도록 상기 회전판(10)의 내부에 구비되는 진공조절판(30)을 포함하여 구성된 것을 특징으로 한다.
- 보유기관
- 조선대학교
- 등록일
- 2007-12-27
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 도광판의 마이크로렌즈 제조방법에 있어서, 빛이 통과되는 제1 영역과 빛이 통과되지 않는 복수 개의 제2 영역으로 이루어진 마스크를 포토레지스트가 코팅된 기판 상에 정렬시키는 제1 단계; 상기 제2 영역 상측에서 하측으로 조사되는 빛이 적어도 1방향 이상에서 비대칭 경사각을 갖도록 하기위해서 적어도 1회 이상의 경사 노광을 실시하는 제2 단계; 상기 경사 노광된 기판을 현상하여 비대칭 경사기둥 형태를 가진 다수의 포토레지스트를 얻는 제3 단계; 상기 비대칭 경사기둥 형태의 포토레지스트를 리플로우 공정을 통해 만곡시켜 비대칭 다-곡률 마이크로렌즈 형상을 얻는 제4 단계; 상기비대칭 다-곡률 마이크로렌즈 형상의 포토레지스트가 음각되도록 하는 음각 스탬퍼를 제작하는 제5 단계; 및 상기 음각스탬퍼를 금형으로 하여 상기 비대칭 다-곡률 마이크로렌즈가 양각된 도광판을 성형하는 제6 단계를 포함하여 이루어지는 것을 특징으로 한다. 본 발명의 비대칭 다-곡률 마이크로렌즈는 빛의 굴절과 난반사를 조절하는 기능이 강화되어 원하는 광학적 성능을 가지게 할 수 있고, 이와 같은 비대칭 다-곡률 마이크로렌즈 어레이를 통하여 도광판 등에 응용할 수 있는 효과가 있다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2007-12-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 활성물질이 인캡슐레이션 되어 있는 나노캐리어의 제조방법에 관한 것으로, 보다 구체적으로는 키토산, 히알루론산(hyaluronic acid), 카라기난 등의 친수성을 가지는 천연 다당류 고분자와 라우릭산, 에틸렌 글리콜 등의 소수성 화합물을 포함하는 수화 겔 자기 집합체를 나노캐리어로 이용하여 활성물질을 안정화시키는 방법에 관한 것이다. 본 발명의 방법에 따라 제조된 나노캐리어는 생체학적으로 안정하여 수용액에서 용해성이 낮고 활성도가 급격히 감소하는 알카로이드류 또는 단백질류 등의 활성물질의 용해성 및 안정성을 높일 수 있으며, 피부친화성 및 피부투과도가 기존 포스페이트 콜린으로 제조된 리포좀에 비하여 우수한 성질을 나타낸다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2007-12-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 도광판의 마이크로렌즈 제조방법에 있어서, 빛이 통과되는 제1 영역과 빛이 통과되지 않는 복수 개의 제2 영역으로 이루어진 마스크를 포토레지스트가 코팅된 기판 상에 정렬시켜 노광하는 제1 단계, 노광된 기판을 현상하여 기둥 형태를 가진 다수의 포토레지스트를 얻는 제2 단계, 기둥 형태의 포토레지스트를 리플로우 공정을 통해 만곡시키되, 기둥 형태의 포토레지스트들이 일 방향의 이웃하는 포토레지스트들과 연결되어 연속마이크로렌즈 형상을 이룰 때까지 리플로우 공정을 수행하는 제3 단계, 연속마이크로렌즈 형상의 포토레지스트가 음각되도록 하는 음각 스탬퍼를 제작하는 제4 단계 및 음각 스탬퍼를 금형으로 하여 연속마이크로렌즈가 양각된 도광판을 성형하는 제5 단계를 포함하여 이루어지는 것을 특징으로 한다.상술한 설명에 따르면 본 기술은 리플로우 공정을 통해 이웃하는 포토레지스터 간에 오버랩 되도록 한 연속마이크로렌즈를 제작시킴으로써, 간단한 제조 공정으로 미세한 연속마이크로렌즈 어레이 패턴을 제조할 수 있으며, 그에 따라 비용을 줄이고 제조 시간을 단축시키는 효과가 있다.
- 보유기관
- 한국생산기술연구원
- 등록일
- 2007-12-29
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 질화물 반도체 제조 방법 및 질화물 반도체를 개시한다. 본 발명의 질화물 반도체 제조 방법은, 종래의 사파이어 기판 또는 실리콘 기판 상에 직접 질화물을 증착하여 질화물 반도체를 제조하는 경우에, 기판과 질화물간의 격자 상수 차이 및 열팽창 계수 차이로 인하여 발생하는 문제점을 해결하기 위해서, 질화물 반도체 제조용 기판과 질화물간의 격자 상수 차이 및 열팽창 계수 차이를 경감시키도록 기판 상에 격자 정합을 제어할 수 있는 중간층을 희토류계 원소를 이용하여 형성하고, 형성된 중간층상에 질화물을 에피 성장시킴으로써 제조된다.따라서, 본 발명은 질화물 성장 시 발생하는 격자 결함을 억제하여 품질이 양호한 질화물 반도체를 얻을 수 있을 뿐만 아니라, 사이즈가 큰 실리콘 기판을 질화물 반도체 기판으로서 사용할 수 있으므로 질화물 반도체의 생산성을 현저하게 향상 시킬 수 있는 효과가 있다.
- 보유기관
- 고려대학교
- 등록일
- 2008-04-07
상세보기