산업기술 통합검색

기술검색

최상위 분류를 먼저 적용하면 세부 분류를 선택할 수 있습니다.
상세 필터
검색조건 초기화

적용된 검색조건

검색 결과 622건

26 / 32 페이지
일반기술 전기·전자 > 기타 반도체

발광 다이오드 제조방법

기술의 개요 - 본 기술은 발광 다이오드 제조방법에 관한 것이다.기술의 특징 - 본 기술은 하이 도핑(high doping)시 p형 에피택셜층에 크랙(crack) 등이 형성되는 문제점을 해결하기 위하여, 기판상에 n형 에피택셜층과 활성층 및 p형 에피택셜층을 순차적으로 형성하고, p형 에피택셜층상에 Mg(또는 Zn, In)금속막을 형성한 후, IBM(Ion Bram Mixing)방법을 이용하여 Mg 금속막 전면에 Ar이온 빔을 가속으로 수직 입사시켜 Mg이온을 p형 에피택셜층에 주입시키고, p형 에피택셜층 및 활성층을 선택적으로 제거하여 n형 에피택셜층의 일정영역을 노출시킨 다음, 노출된 n형 에피택셜층과 p형 에피택셜층상에 각각 전극을 형성하는 것을 특징으로 한다.기술의 효과 - 본 기술은 하이 도핑시에도 p형 에피택셜층에 크랙(crack) 등을 방지할 수 있어 발광 다이오드의 수율을 향상시키고 p형 에피택셜층의 도핑 농도를 자유롭게 조절할 수 있으므로, 전도성이 우수한 발광 다이오드를 제작하는 효과를 도출한다.

보유기관
한국산업기술진흥원
등록일
2008-02-18
상세보기
일반기술 전기·전자 > 기타 반도체

반도체 칩의 범프 균일화 장치 및 이를 이용한 범프 균일화 방법

기술의 개요 - 본 기술은 반도체 칩의 범프 균일화 장치 및 이를 이용한 범프 균일화 방법에 관한 것이다.기술의 특징 - 본 기술은 반도체 칩의 범프를 균일화하는 메인부와, 메인부와 연결되어 그것을 제어하는 시스템부로 구성되는 반도체 칩의 범프 균일화 장치에 있어서, 메인부는 온도조절장치가 구비되어 있고 하부에 범프가 삽입되는 개구부를 갖는 요철구조의 범프용융부와, 범프용융부상에 접속되고 개구부에 압력을 전달하는 범프 균일화부, 범프 균일화부상에 접속되어 범프 균일화부에 하중을 전달할 수 있고 하중센서를 구비한 실린더부로 이루어져 있으며, 시스템부는 범프용융부의 온도조절장치의 동작을 표시제어하는 온도변화표시부와, 하중센서에 의해 범프균일화부에 걸리는 압력을 표시제어하는 압력변화표시부, 범프균일화부가 상하로 이동된 거리를 표시제어하는 위치변위표시부를 포함하는 것이 특징이다.기술의 효과 - 본 기술은 반도체 웨이퍼 위에 형성된 범위의 균일화 및 범프의 금속간 합금층(범프의 합금화)을 동시에 이루는 효과를 도출한다.

보유기관
한국산업기술진흥원
등록일
2008-02-19
상세보기
일반기술 전기·전자 > 기타 반도체

반도체용 칩 부착 방법

기술의 개요 - 본 기술은 반도체용 칩 부착 방법에 관한 것이다.기술의 효과 - 본 기술은 접착 테이프를 리드 프레임에 접착시킴에 있어서 리드 프레임의 표면을 표면 개질에 의해 친수성화시킴으로써, 가열하지 않고 상온에서 접착시키므로 가열 시간이 필요없어 생산성이 향상되고 가열로 인한 리드 프레임의 휨이 방지되어 품질이 향상되는 효과를 도출한다.

보유기관
한국산업기술진흥원
등록일
2008-02-19
상세보기
일반기술 전기·전자 > 기타 반도체

3족-나이트라이드/사파이어 구조를 갖는 칩 분리방법

기술의 개요 - 본 기술은 3족-나이트라이드/사파이어(Ⅲ-Nitrides/Sapphire) 구조를 갖는 칩 분리방법에 관한 것이다.기술의 특징 - 본 기술은 사파이어 기판의 뒷면을 소정 두께 만큼 래핑(lapping) 및 폴리싱(polishing)하고, 폴리싱된 사파이어 기판의 뒷면을 3족-나이트라이드층의 클리빙 면(cleaving plan)방향으로 스크라이빙(scribing)한 후, 3족-나이트라이드층에 일정 힘을 가하여 칩을 절단하는 것을 특징으로 한다.기술의 효과 - 본 기술은 소자의 수율을 두 배 이상 증가시킬 수 있으며, 공정이 간단하고 소자의 생산성을 높일 수 있다.

보유기관
한국산업기술진흥원
등록일
2008-02-19
상세보기
일반기술 전기·전자 > 기타 반도체

반도체 레이저 다이오드 및 그 제조방법

기술의 개요 - 본 기술은 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.기술의 특징 - 본 기술은 제1도전형 기판 위에 제1 도전형 버퍼층, 제1도전형 클래드층, 언도프트된 활성층, 제2도전형 클래드층, 제1도전형 양자 우물층이 차례로 형성되고, 제1도전형 양자 우물층위의 리지 양 바깥측 제1도전형 전류 제한층이 형성되고 제1도전형 전류 제한층 사이 및 상부에 제3도전형 클래드층이 형성되고, 제1도전형 전류 제한층 위에 형성된 제3도전형 클래드층 위에 제1도전형 접촉층이 형성되고, 제1도전형 전류 제한층과 제1도전형 양자 우물층 및 제3도전형 클래드층 사이에 공기층이 형성되는 것을 특징으로 한다.기술의 효과 - 본 기술은 리지 이외의 일부분을 굴절율(n0=1)을 갖는 공기중에 노출시켜 구체적인 래터럴 방향의 인덱스 차를 두고, 활성층을 구조적으로 제한하며, 클래드층의 두께 변화를 동시에 적용하여 광가이드 최대화와 빔 사이즈 최소화를 실현하는 효과를 도출한다.

보유기관
한국산업기술진흥원
등록일
2008-02-19
상세보기
일반기술 전기·전자 > 기타 반도체

레이저 다이오드 및 그 제조방법

기술의 개요 - 본 기술은 광특성 및 전류특성이 향상된 레이저 다이오드 및 그 제조방법에 관한 것이다.기술의 특징 - 본 기술은 n형 기판상에 n형 클래드층, 활성층, p형 제 1 클래드층, 식각정지층, p형 제 2 클래드층, p형 InGaP층, p형 GaAs층을 순차적으로 형성하고, p형 GaAs층상에 제 1 절연막을 형성하고 패터닝하여 소정영역의 p형 GaAs층을 노출시킨 후, 패터닝된 제 1 절연막을 마스크로 반응성이온식각하여 노출된 p형 GaAs층, p형 InGaP층, p형 제 2 클래드층을 소정 깊이로 제거하여 p형 제 2 클래드층의 일부분을 남긴다. - 그리고 제 1 절연막을 포함한 전면에 제 2 절연막 및 포토레지스트를 순차적으로 형성하고 포토레지스트를 패터닝하여 남아 있는 p형 제 2 클래드층 상부의 제 2 절연막을 노출시키고, 포토레지스트를 마스크로 습식식각하여 노출된 제 2 절연막 및 p형 제 2 클래드층을 제거하여 식각정지층을 노출시키고 남아 있는 포토레지스트 및 제 1, 제 2 절연막을 제거하여 수직에 가까운 리지 구조를 형성시킨다. - 이어, 노출된 식각정지층상에 전류차단층을 형성하고 전류차단층을 포함한 전면에 전류도통층을 형성한 다음, 전류도통층 상부 및 기판 하부에 각각 전극을 형성하는 것을 특징으로 한다.기술의 효과 - 본 기술은 광특성 및 전류특성을 개선하여 낮은 발진개시전류 및 높은 수평방사각을 얻을 수 있고, 균일성 및 재현성이 좋기 때문에 양산성 및 수율의 향상을 꾀할 수 있다.

보유기관
한국산업기술진흥원
등록일
2008-02-20
상세보기
일반기술 전기·전자 > 기타 반도체

레이저 다이오드 패키지

기술의 개요 - 본 기술은 레이저 다이오드의 파장을 안정화 시키는 레이저 다이오드 패키지에 관한 것이다.기술의 특징 - 본 기술은 히트 싱크상에 부착된 서브마운트상에 형성되어 외부로 광을 발산시키는 레이저 다이오드 칩과, 레이저 다이오드 칩 상부에 형성되어 반사율이 90% 이상이고 편평도가 두께의 1% 이내이며 특정 파장만을 투과시키는 창, 창에 연결되어 레이저 다이오드 칩을 포함한 전면을 보호하는 캡으로 구성되어 있는 것이 특징이다.기술의 효과 - 본 기술은 저가로 간단하게 파장을 안정화시키며 레이저의 노이즈를 크게 줄일 수 있다.

보유기관
한국산업기술진흥원
등록일
2008-02-20
상세보기
일반기술 전기·전자 > 기타 반도체

반도체 레이저 미러 형성 방법

기술의 개요 - 본 기술은 반도체 레이저 미러 형성 방법에 관한 것이다.기술의 특징 - 본 기술은 반도체 레이저 구조를 갖는 에피택셜층상의 소정영역에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 포함한 에피택셜층 전면에 Al2O3층과 Si층을 번갈아 형성한 후, 리프트-오프 공정으로 포토레지스트 패턴 및 포토레지스트 패턴상의 Al2O3층과 Si층을 제거하여 Al2O3층과 Si층이 번갈아 적층된 마스크 패턴을 형성하고, 마스크 패턴을 마스크로 에피택셜층을 소정 깊이로 식각하는 것을 특징으로 한다.기술의 효과 - 본 기술은 식각단면이 수직하고 매끄러우며 미세하여 우수한 공진기 역할을 하는 반도체 레이저 미러의 제작을 가능케 한다.

보유기관
한국산업기술진흥원
등록일
2008-02-20
상세보기
일반기술 전기·전자 > 기타 반도체

써모파일 센서 및 그 제조방법

기술의 개요 - 본 기술은 써모파일 센서 및 그 제조방법에 관한 것이다.기술의 특징 - 본 기술의 써모파일 센서는 기판 위에 다이아프레임 막을 형성하고, 다이아프레임 막 위의 소정영역에 열전쌍을 형성한 후, 열전쌍 위에 보호막을 형성하고 있다. - 그리고 본 기술의 써모파일 센서 제조방법은 보호막 위에 포토레지스트 형성하고 소정영역의 포토레지스트를 제거한 다음, 포토레지스트를 포함한 전면에 스퍼터링 방법으로 흑체를 형성하고 남아 있는 포토레지스트 및 그 포토레지스트 위에 형성된 흑체를 제거한 후에 기판 밑면의 소정영역을 제거하여 다이아프레임 막을 노출시키는 것이 특징이다.기술의 효과 - 본 기술은 기존의 반도체 공정(CMOS 공정)과 호환이 가능하여 양산성을 향상시키고, 흑체 형성시 발생하던 다이아 프레임 막의 손상을 방지할 수 있으며, 흑체막 특성을 일정하게 제어할 수 있다. - 또한, 접착력이 뛰어난 흑체를 용이하게 형성할 수 있어 수율을 크게 향상시킬 수 있으므로 전체적으로 써모파일 센서의 제조 단가를 낮추는 효과를 도출한다.

보유기관
한국산업기술진흥원
등록일
2008-02-20
상세보기
일반기술 전기·전자 > 기타 반도체

반도체 레이저 다이오드 제조방법

기술의 개요 - 본 기술은 종래 기술에 따른 반도체 레이저 다이오드 제조시 세 번의 화학 식각 공정과 세 번의 에피택시 성장 공정 등의 공정을 단순화시키기 위한 것이다.기술의 특징 - 본 기술은 제1도전형 기판 위에 언도프트된 AlGaAs층과 언도프트된 GaAs층과 다음 공정에서 선택적 성장에 필요한 마스크 및 전류 차단막으로 사용하기 위한 절연막을 차례로 증착하는 공정과, 포토 에치 공정으로 절연막의 중앙 부근을 직사각 형태로 제거하고 이를 마스크로 하여 기판 표면까지 식각하는 공정, 식각된 직사각 형태의 부위에 차례로 제1도전형 클래드층, 활성층, 제2도전형 클래드층, 고농도 제1도전형 캡층을 증착하는 공정과, 고농도 제1도전형 캡층 위와 기판 아래에 각각 제2도전형 전극과 제1도전형 전극을 형성하는 공정으로 구성되어 있는 것이 특징이다.

보유기관
한국산업기술진흥원
등록일
2008-02-20
상세보기
일반기술 전기·전자 > 기타 반도체

레이저 다이오드 칩-바의 분할방법

기술의 개요 - 본 기술은 다량의 칩-바를 한번의 공정으로 칩으로 분할할 수 있는 레이저 다이오드 칩-바의 분할 방법에 관한 것이다.기술의 특징 - 본 기술은 웨이퍼상의 칩-바간 정렬상태를 복귀시켜 다수의 칩-바를 동시에 자연 벽개면 방향으로 포인트 스크라이빙한 후 그 위치에 충격을 가하여 한번에 다수의 칩-바를 칩으로 분리해 내는 것을 특징으로 한다.

보유기관
한국산업기술진흥원
등록일
2008-02-20
상세보기
일반기술 전기·전자 > 기타 반도체

반도체 레이저 다이오드 제조방법

기술의 개요 - 본 기술은 반도체 레이저 다이오드 제조방법에 관한 것이다.기술의 효과 - 본 기술은 활성영역을 중심으로 형성되는 P형 및 n형의 클래드층을 대칭적 구조로 형성함으로써 빛의 분포를 원형에 가깝게 하여 비점수차를 줄일 수 있으며 절연막을 형성하여 전류의 흐름을 보다 더 제한함으로써 문턱 전류밀도를 낮추는 효과를 도출한다.

보유기관
한국산업기술진흥원
등록일
2008-02-21
상세보기
일반기술 전기·전자 > 기타 반도체

매입형 디에이치(DH) 레이저 다이오드

기술의 개요 - 본 기술은 제조비율이 저렴하면서도 레이저 다이오드가 차지하는 공간도 적을 뿐만 아니라 냉각효율이 크고, 또한 광효율에 전혀 기여를 하지 못하는 누설전류를 크게 저감할 수 있는 레이저 다이오드를 제공하기 위한 것이다.기술의 특징 - 본 기술은 중앙부에 형성된 활성층과, 활성층의 상하에 형성된 제 1 도전형 및 제 2 도전형 클래드층, 활성층과 일부의 제 1 도전형 및 제 2 도전형 클래드층의 양측면과, 그리고 다른 일부의 제 1 도전형 및 제 2 도전형 클래드층의 상하에 형성된 제 2 도전형 및 제 1 도전형 전류차단층을 가진 매입형 DH 레이저 다이오드에 있어서, 제 2 도전형 및 제 1 도전형 전류차단층과 활성층, 제 1 도전형 및 제 2 도전형 클래드층 사이, 그리고 제 2 도전형 및 제 1 도전형 전류차단층 사이에 각각 절연층이 형성되고, 제 1 도전형 클래드층과 제 2 도전형 전류차단층 그리고 제 1 도전형 전류차단층과 제 2 도전형 클래드층 사이에 각각 형성된 절연층에서는 레이저 다이오드의 외측으로 전류통로가 형성되고 제 2 도전형 전류차단층과 제 1 도전형 전류차단층 사이에 형성된 절연층에서는 레이저 다이오드의 중심부에 형성된 활성층에 인접하는 부분에 전류통로가 형성되도록 구성되어 있는 것이 특징이다.

보유기관
한국산업기술진흥원
등록일
2008-02-21
상세보기
일반기술 전기·전자 > 기타 반도체

매립형 반도체 레이저 다이오드

기술의 개요 - 본 기술은 반도체 레이저 다이오드에 관한 것으로 선택적 에피택시 방법으로 고효율 및 낮은 문턱 전류를 갖는 매립형 반도체 레이저 다이오드 제조방법에 관한 것이다. 기술의 특징 - 본 기술은 기판위에 DH 구조를 선택적 성장법으로 메사 구조를 형성하고 DH 구조 맨위에 산화 방지층을 형성한 것을 특징으로 한다.기술의 효과 - 본 기술은 고효율 및 낮은 문턱 절류를 갖는 레이저 다이오드를 제조할 수 있고 메사 형태를 구성하는 구성 물질 및 구조에 제한을 받지 않아 다양한 매립형 반도체 레이저 다이오드를 제작할 수 있다.

보유기관
한국산업기술진흥원
등록일
2008-02-21
상세보기
일반기술 전기·전자 > 기타 반도체

면발광 레이저 다이오드 제조방법

기술의 개요 - 본 기술은 면발광 레이저 다이오드 제조방법에 관한 것이다.기술의 특징 - 본 기술은 기판에 홈을 형성한 뒤 그 위에 n형 클래드층, 활성층, p형클래드층, 캡층 제 1절연막을 형성하고 제 1절연막을 마스크로 이용하여 습식식각하여 굽은 도파로를 형성한 뒤, 제 1절연막을 제거하고 전면에 제 2절연막을 증착하고 콘택홀을 형성하여 일측 경사면과 평탄면에 p형 전극을 형성한 것을 특징으로 한다.기술의 효과 - 본 기술은 광의 진행방향을 기판으로부터 20∼45° 조정할 수 있어 전기적으로 광학적 광효율이 향상된다.

보유기관
한국산업기술진흥원
등록일
2008-02-21
상세보기
일반기술 전기·전자 > 기타 반도체

레이저 다이오드 및 그 제조방법

기술의 개요 - 본 기술은 큰 수평방사각을 갖는 레이저 다이오드 및 그 제조방법에 관한 것이다.기술의 특징 - 본 기술은 제 1 도전형 기판상에 제 1 도전형 클래드층, 활성층, 제 2 도전형 제 1 클래드층, 식각정지층, 제 2 도전형 제 2 클래드층, 제 2 도전형 InGaP층, 제 2 도전형 제 1 GaAs층을 순차적으로 형성한 후, 제 2 도전형 GaAs층상의 소정영역에 제 1 절연막 패턴을 형성하고 제 1 절연막 패턴을 마스크로 제 2 도전형 제 1 GaAs층, 제 2 도전형 InGaP층, 제 2 도전형 제 2 클래드층을 제거하여 리지를 형성한다. - 그리고 제 1 절연막 패턴을 제거하고 리지를 포함한 전면에 제 2 도전형 제 2 GaAs층을 형성한 다음, 리지 영역의 제 2 도전형 제 2 GaAs층상에 제 2 절연막 패턴을 형성하고 제 2 절연막 패턴을 마스크로 제 2 도전형 제 2 GaAs층을 제거하여 리지의 상부 및 양측면에만 제 2 도전형 제 2 GaAs층을 남긴 후, 제 2 절연막 패턴을 마스크로 제 2 도전형 제 2 GaAs층 양측에 전류차단층을 선택적으로 형성한다. - 이어, 제 2 절연막 패턴을 제거하고 전류차단층 및 제 2 도전형 제 2 GaAs층상에 캡층을 형성한 후, 캡층 상부 및 기판 하부에 각각 전극을 형성하는 것을 특징으로 한다.기술의 효과 - 본 기술은 저항의 증가 발진개시전류의 증가를 유발하지 않으면서도 리지 폭을 줄일 수 있어 수평방사각을 크게 늘릴 수 있다.

보유기관
한국산업기술진흥원
등록일
2008-02-21
상세보기
일반기술 전기·전자 > 기타 반도체

레이저 다이오드 드라이버의 구동장치

기술의 개요 - 본 기술은 레이저 다이오드의 출력을 안정화하고 기록의 정확도를 향상할 수 있는 레이저 다이오드 드라이버의 구동장치에 관한 것이다.기술의 특징 - 본 기술은 광을 조사하는 레이저 다이오드와, 광을 전기적인 신호로 변환하는 광검출수단, 광검출수단에 접속되어 재생레벨, 소거레벨, 기록레벨과 별도의 중간레벨의 다단계 레벨값의 구동신호를 발생하는 구동신호 발생수단과, 레이저 다이오드와 구동신호 발생수단에 공통 접속되어 구동신호를 레이저 다이오드에 공급하는 레이저 다이오드 구동수단으로 구성되어있는 것이 특징이다.

보유기관
한국산업기술진흥원
등록일
2008-02-22
상세보기
일반기술 전기·전자 > 기타 반도체

박막인덕터의 제조방법

기술의 개요 - 본 기술은 박막인덕터의 제조방법에 관한 것으로 특히, 박막인덕터의 코일을 형성할 때 코일을 평탄하게 하는 폴리이미드막을 얇게 형성하는 방법에 관한 것이다. 기술의 특징 - 본 기술은 반도체기판 위에 하부자성막과 금속을 연속으로 증착하는 단계와, 금속을 소정의 마스크로 패터닝하여 씨드층을 형성하는 단계, 씨드층이 형성된 하부자성막 위에 제1폴리이미드를 증착하는 단계, 제1폴리이미드를 패터닝하여 씨드층이 노출되도록 하는 단계, 노출된 씨드층에 금속을 도금하여 코일이 형성되도록 하는 단계, 코일과 제1폴리이미드 위에 제2폴리이미드를 증착하는 단계, 그리고 제2폴리이미드 위에 상부자성막을 형성하는 단계로 구성되어있다.

보유기관
한국산업기술진흥원
등록일
2008-02-25
상세보기
일반기술 전기·전자 > 기타 반도체

백 라이트 구동용 인버터의 구동 주파수 제어 회로

본 기술은 라이트 구동용 인버터의 구동 주파수 제어 회로에 관한 것이다. 백라이트용 구동용 인버터의 구동 주파수 제어 회로는에러 증폭부에서 출력되는 신호가 제1 저항 및 제2 저항에서 분배되어 입력되는 PWM 형 스위칭 IC와 PWM 형 스위칭 IC의 출력에 의하여 스위칭되는 스위칭부와 스위칭부에서 스위칭된 전압이 입력되는 누설 변압기와 누설 변압기의 출력이램프로 인입되며, 램프를 통과한 전류를 검출하기 위한 램프 전류 검출부와; 램프 전류 검출부의 출력 신호를 수신하여 이상 신호 발생시 증폭하기 위한 에러 증폭부를 포함하여, 일반적으로 사용되는 낮은 가격의 IC를 사용하여 램프로 흐르는 전류의 구동 주파수를 제어 할 수 있다.본 기술의 백 라이트 구동용 인버터의 구동 주파수 제어회로에 의하면, 누설 변압기를사용한 인버터 주파수 제어회로는 누설 변압기의 구동 주파수 변화의 폭을 제한함으로써, 인버터에 인가되는 큰 입력 전압의 변동에도 안정적으로 동작되는 효과가 있다.또한, 구동 주파수를 설정하기 위한 시정수를 결정하는 저항값을 변화시킴으로써 공전 현상을 제어하여, 스위칭 파워 서플라이(Switching Power Supply)회로 용도로 시판되고 있는 저가의 PWM 스위칭 컨트롤 IC를 사용할 수 있다는 잇점이 있다. 부언하면, 본 발명에 의하면 전압 제어 발진기(Voltage Controlled Oscillator)를 가지는 특수 IC를 사용하지 않고서도 일반적인 PWM 스위칭 컨트롤 IC를 사용할 수 있다는 장점이 있다.

보유기관
경기기술이전센터
등록일
2008-03-31
상세보기
일반기술 전기·전자 > 기타 반도체

깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형 바이폴라 접합 트랜지스터 제조방법 및 수신기

<기술의 개요> 본 기술은 신 시스템에 관한 것으로서, 본 기술은 DC 오프셋, I/Q회로 간 정합 특성, 및 잡음 특성이 개선된 수신 감도가 우수한 직접 변환 수신기에 관한 것이다. 본 기술에 따른 깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형 바이폴라 접합 트랜지스터 제조방법은 수직형 바이폴라 접합 트랜지스터를 포함하는 바이-씨모스(BICMOS) 트랜지스터 제조방법에 있어서, 깊은 N웰을 갖는 3중웰 CMOS 공정에서 구현되며, 에미터는 CMOS 공정의 N+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 CMOS 공정의 P웰 및 P+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 CMOS 공정의 깊은 N웰, N웰 및 N+ 콘택트에 의하여 형성되며, 수직형 바이폴라 접합 트랜지스터의 P웰은 쉘로우(SHALLOW) P-베이스 임플란트(P-BASE IMPLANT) 공정에 의하여 P웰의 두께가 감소되는 것을 특징으로 함.<기술의 특징>에미터 : CMOS 공정의 N+소스-드레인 확산영역에 의하여 형성됨.베이스 : CMOS 공정의 P웰 및 P+소스-드레인 확산영역에 의하여 형성됨.콜렉터 : CMOS 공정의 깊은 N웰, N웰 및 N+콘텍트에 의하여 형성됨.<기술의 장점>DC 오프셋, I/Q 신호간 정합 특성 및 1/f 잡음 특성이 개선됨.

보유기관
한국과학기술원
등록일
2008-05-29
상세보기