일반기술
전기·전자 > 반도체 공정 (B63)
이 기술은 반도체재료의 Polarization에 민감한 부분을 이용하여 폴라리제이션을 조작하고 광전기적인 요소들을 만들어 내는 기술이다. 이것은 구체적으로 GaInP나 InGaAs와 같이 배열된 III-V 반도체 물질을 각 활성요소 층 사이에 삽입시킴으로써 가능해진다. 배열된 반도체 물질 안에서 관찰되어지는 Apsorption의 폴라리제이션 Anisotropy성질들은 폴라리제이션 회로판과 Detectors를 실체와 시키는 데에 사용되어진다. 그리고 회로판 프로세스 작업은 detected된 빛의 밀도와는 거의 독립적이어서 III/V 반도체 기술의 간단한 제조가 가능하다.사용하는 빛의 폴라리제이션 상태를 측정하고 콘트롤 하기 위해서 여러 기술들이 이용되고 있고 특히 그 중에서 폴라리제이션에 민감한 활성요소와 민감하지 않은 비활성하는 광학요소들의 Hybride 조합 기술이 많이 이용되고 있는데, 기존의 이러한 조합기술에 비하여 본 기술은 효율적으로 공간활용을 할 수 있으며, 비용적인 측면에서도 상당히 저렴하다. 또한 해당 빛의 폴라리제이션 방향회전을 통해 light-positive한 회로판의 출원전류를 최대 민감도 7dB/Grade에서 5 크기등급 이상으로의 조정이 가능하다.
- 보유기관
- 한국과학기술연구원
- 등록일
- 2004-07-07
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 발명은 MEMS(Micro Electro Mechanical System, 미세기계전자복합시스템) 밀폐구조 일괄제조방법에 관한 것이다. 보다 상세하게는, 밀폐용 뚜껑 제작시 양면정렬기가 필요 없는 MEMS 밀폐구조 일괄제조방법에 관한 것이다. 본 발명은 반도체 공정에 의해 하나의 웨이퍼 상(上)에 MEMS기능성 구조물을 형성하는 제1 단계; 또 다른 초기웨이퍼의 하단공동제조하여 밀폐용 뚜껑층을 형성하는 제2단계; 상기 MEMS 기능성 구조물 위에 상기 밀폐용 뚜껑층을 접합하는 제3단계; 웨이퍼 절단기를 이용하여 칩간의 칩완전절단선을 따라 완전절단시키며, 전극 연결용 금속패드막이 노출되도록 밀폐용 뚜껑의 일부인 칩중간절단선을 절단하는 제4단계; 와이어 본더를 이용하여 반도체 칩과 리드프레임의 이너리드를 도선으로 연결하는 제5단계를 포함하여 이루어진다.상기와 같이, 밀폐용 뚜껑을 제작하는데 있어서 뚜껑의 하면만을 한번 가공시키 때문에 공정이 단순해지고, 뚜껑의 상․하면의 가공위치를 맞추기 위해 양면 정렬기를 구비할 필요가 없으므로 비용이 적게 드는 효과가 발생된다.본 발명은 MEMS(Micro Electro Mechanical System, 미세기계전자복합시스템) 밀폐구조 일괄제조방법에 관한 것이다. 보다 상세하게는, 밀폐용 뚜껑 제작시 양면정렬기가 필요 없는 MEMS 밀폐구조 일괄제조방법에 관한 것이다.기존과같이 밀폐용 뚜껑을 제작하기 위해 뚜껑의 상․하면을 두번 가공하여야 하기 때문에 공정이 복잡하고 비용이 많이 드는 단점이 있으며, 또한 뚜껑의 상․하면의 가공위치를 맞추기 위해서는 고가의 양면 정렬기가 사용되는데, 이 장비가 없는 곳에서는 가공할수 없는 문제점이 생긴다.상기와 같은 문제점을 해결하기 위해, 밀폐용 뚜껑을 제작하는데 있어서 뚜껑의 하면만을 가공시키며, 뚜껑의 상․하면의 가공위치를 맞추기 위해 양면 정렬기를 구비할 필요가 없게 하는데 그 목적이 있다.
- 보유기관
- 경기기술이전센터
- 등록일
- 2004-08-31
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
반도체칩의 적층 방법에 관한 것으로 페키지 사이즈의 PCB를 준비하는 제1단계와 PCB Bottom면 패드면에 솔더볼을 형성하는 제2단계와 PCB Top면에 크림 솔더를 도포한 후 반도체칩을 마운팅하여 리플로우를 통과시켜 납땜 접합하는 제3단계와 산기의 각단계를 표면실장기술을 적용하여 반도체 칩을 적층함으로써 상대적으로 공정을 줄일 수 있을 뿐만 아니라 납때공정에서 발생하는 세정폐수및 공해가 발생되지 않도록 하는 효과를 가진 반도체 칩 적층방법을 제공한다.반도체칩 Scale 사이즈의 PCB를 준비하는 단계, 솔더볼 형성하는 단계, 반도체칩을 마운팅하는 단계, 납땜 접합하는 단계등을 청구 범위로 갖으며 이 특허의 핵심 내용은 표면 실장 설비와 표면실장 기술을 이용 하여 다른 유사 기술에서의 복잡한 공정 및 준비 공정을 대폭 줄여 원가를 대폭 절감하며, 적층 후 새정공정을 생략할 수 있는 장점이 있으며, 패키지 스캐일 PCB는 양면 이상 다층 기판을 사용 하기 때문에 다른 유사 기술에서는 할 수 없는 이종 반도체칩 페키지 적층 기술을 제공한다.
- 등록일
- 2004-09-13
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
- 반도체 공정에서 웨이퍼의 고정 및 이송에 사용되는 척으로써 세라믹 유전체와 세라믹 전극을 사용하여 균일하고 높은 척력을 나타내는 신개념 세라믹스 정전척 제조 기술- 반도체 공정의 대구경화에 따라 균일한 척력을 나타내는 정전척의 수요가 급증하고 있으며 그 해결 방안이 세라믹스 정전척임.- 그러나 대부분의 세라믹스 정전척은 금속 전극을 사용하고 있으며 세라믹스와 금속사이의 특성의 부조화로 계면 균열발생, 내구성 저하, 척력의 불균일성 등의 문제가 대두됨.- 반면 본 기술의 세라믹스 전극을 정전척에 사용할 경우 상기의 문제를 해결할 수 있으며 독창적인 원천기술이기 때문에 세라믹스 정전척 시장의 대부분을 점유하고 있는 일본의 기술 독점에 대응할 수 있음.- 그 외에 공업용 정전척 분야에도 활용 가능함.- 종래의 금속 전극 대신에 전도성 세라믹 전극을 이용한 정전척으로써 유전체 세라믹스 층과 물성이 유사한 세라믹스 전극을 사용하기 때문에 상호 접합성이 좋고 열팽창계수 차이가 없어 계면 균열등이 발생하지 않아 내구성이 우수함.- 유전체증과 전극층이 호환성이 우수하여 면상 전극의 설계가 가능하기 때문에 면적에 관계없이 균일한 척력을 발생시킬 수 있어 대구경 웨이퍼 공정에 적합- 직류전압 (3kV) 인가시 최대 흡착력 1685gf 발생 (4inch 웨이퍼 기준)
- 보유기관
- 한국화학연구원
- 등록일
- 2004-11-15
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 MOSFET용 에피구조물 및 이를 이용한 소자의 제조방법에 관한 것으로, 본 기술의 제 1측면에 의한 본 기술의 에피구조물은 반절연 InP 기판과, 기판상에 성장시킨 불순물이 도핑되지 않은 InAlAs 또는 InP 버퍼층과, 버퍼층상에 성장시킨 InGaAs 채널층과, InGaAs 채널층상에 성장시킨 InP 산화방지층 및 InP 산화방지층상에 성장시킨 고농도 N형 불순물로 도핑된 InGaAs 오믹/산화층을 포함하는 MOSFET용 에피구조체를 포함한다. 또한 본 기술은 구조의 에피 구조물을 이용한 소자 제작시 산화막의 형성단계에서 액상산화공정 및 산소플라즈마 처리공정의 2단계 산화공정을 수행하여 안정적이고 균일한 소자특성을 가지는 소자를 구현할 수 있다.본 기술의 InGaAs 채널 및 InP 채널 MOSFET 에피 구조는 양질의 균일한 산화막을 형성할 수 있도록 설계되어 균일한 특성의 소자를 제작할 수 있고, 수율이 높은 MMIC의 개발에 활용될 수 있다. 또한 본 기술의 InGaAs 채널 및 InP 채널 MOSFET 에피 구조를 이용한 소자 제작 공정은 낮은 오믹 저항, 낮은 누설 전류, 높은 항복전압 등의 우수한 특성을 갖는 InGaAs 또는 InP 채널 MOSFET의 제작을 가능하게 하여 GaAs MOSFET을 이용한 MMIC에 비해 속도 특성, 잡음 특성, 전력 특성 등이 우수하고, 초 광대역의 신호처리에 사용될 수 있는 MMIC의 개발에 활용될 수 있다.
- 보유기관
- 호남제주공공기술이전컨소시엄
- 등록일
- 2004-11-12
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 아연산화물 반도체의 표면을 수소를 포함하는 플라즈마로 처리하여 아연산화물 반도체내의 결함들을 비활성화(passivation)시킴으로써 도핑의 효과가 잘 나타나도록 하여, 아연산화물 반도체와 금속이 서로 오믹접촉될 수 있도록 하는 아연산화물 반도체의 금속배선 형성방법에 관한 기술이다."본 기술은 반응기 내의 서셉터 상에 아연산화물 반도체가 증착된 기판을 안착시키고, 반응기 내에 수소를 포함하는 플라즈마를 형성하여 반응기 내의 압력이 1 mTorr ~ 1 Torr이고 온도가 0∼400℃인 조건에서 아연산화물 반도체의 표면을 플라즈마에 노출시킨 다음에 금속 배선을 형성하는 것을 특징으로 한다.이 때, 수소를 포함하는 기체에 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe), 및 라돈(Rn)으로 이루어진 불활성기체 군으로부터 선택된 어느 하나를 더 포함시키거나, 또는 적어도 이들 중의 어느 하나를 포함하는 혼합기체를 더 포함시키는 것이 바람직하다. 본 기술에 의하면, 간단한 방법으로 낮은 비접촉저항을 얻을 수 있을 뿐만 아니라 우수한 광학적 특성도 얻을 수 있다. 또한, 본 기술은 고온 공정이 필요치 않으므로 기존의 화합물 반도체에서 사용되는 고온 열처리에 의해 야기될 수 있는 소자의 성능저하도 피할 수 있다."
- 보유기관
- 호남제주공공기술이전컨소시엄
- 등록일
- 2004-11-12
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 액상산화에 의한 InGaAs 산화막의 형성방법에 관한 것으로, 본 기술의 산화막 형성방법은 산성도가 조절된 소정의 액상산화용액에 의해 InGaAs 내의 Ga 및 As를 산화하는 단계와, 전기 단계에서 산화된 InGaAs 산화막내의 금속 In을 산소 플라즈마 처리하여 산화하는 단계를 포함하는 InGaAs 산화막의 형성방법을 포함한다.전기전도도가 매우 낮고 계면 상태밀도가 낮은 양질의 InGaAs 산화막의 형성이 가능해진다. 따라서 이를 이용해 제조되는 MISFET(또는 MOSFET)는 속도특성 및 잡음특성이 우수하여 초광대역의 신호처리용 소자 및 MMIC의 개발에 활용이 가능하다.
- 보유기관
- 호남제주공공기술이전컨소시엄
- 등록일
- 2004-11-12
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 환원전위가 높은 금속 이온이 그보다 낮은 환원전위를 가지는 다른 금속 표면에서 치환되어 막을 형성하는 현상을 이용하여 구리 표면에 얇은 은 박막을 형성하는 방법에 관한 것이다. 본 기술은 산화에 대한 저항성이 상대적으로 우수한 은을 표면에 형성하여 공기중에 노출된 채 가열되었을 때 발생할 수 있는 구리의 연속적인 산화 반응을 방지하고 열처리를 통해 이러한 현상을 더욱 강화시킬 수 있다. 또한 비저항이 구리 배선 자체보다도 낮은 은을 이용해서 표면을 보호함으로서, 특별한 비저항의 증가 없이 효과적으로 표면을 보호할 수 있다. 본 기술은 반도체에서의 금속 배선공정에서의 산화 방지막 형성에 응용가능하다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체의 금속 배선 공정에서 사용되는 다마신 공정에서, 물리적 기상증착(PVD) 방법을 이용해 형성되는 씨앗층 대신 무전해 도금을 이용해 고비저항 기판에서 직접적으로 씨앗층을 형성하는 기술이다. 종래의 씨앗층은 물리적 기상증착을 이용하여 형성하였으나, 고단차 패턴 구조의 내부에 대해서 단차 피복성이 불량하므로 위치에 관계없이 균일한 두께를 가지는 씨앗층의 형성이 점차 어려워지고 있다. 본 기술에서는 우수한 단차 피복성을 가지는 무전해 도금을 이용해 씨앗층을 형성한 후, 이 씨앗층 상에서 전해도금을 진행시켜 은 박막을 형성하였다. 무전해 도금과 전해 도금 과정에서 발생하는 스트레스 등으로 인한 점착력 문제를 해결하기 위해, 무전해 도금을 통해 형성한 씨앗층을 질소 분위기에서 열처리할 경우, 형성된 박막은 기판과 우수한 점착력을 가진다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 DRAM 공정에서의 capacitor 전극 형성을 위한 루테늄 박막 형성 방법에서, 막의 물성 개선을 위한 표면 처리 방법에 관한 것이다. 본 기술은 루테늄을 이용해 차세대 DRAM 공정에서 capacitor의 전극을 형성하기 위한 화학적 기상 증착법(CVD)에서, 표면 처리에 의해 막의 거칠기나 물성 등이 개선되었다. 확산방지막으로 쓰이는 질화 티타늄 표면에 습식 공정을 이용해 수십 nm 정도의 팔라듐 촉매 입자를 생성시키고 루테늄 박막을 CVD를 이용해 증착할 경우, 촉매입자가 성장핵으로 작용하며 전구체의 분해를 촉진시켜서 매우 조밀하고 순도가 높은 루테늄 박막이 형성된다. 팔라듐 촉매 입자가 형성된 표면에서 성장한 루테늄 박막은 매우 높은 순도를 가지고 있었으며, 초기 성장 단계에서 이미 생성된 팔라듐 입자가 성장핵으로 작용하여 연속적인 박막을 형성하기까지의 시간이 매우 감소하였다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 구리염과 구리이온과 리간드를 형성하여 액상반응을 억제하는 착화제와, 구리이온을 환원시키는 환원제와, 환원제가 산화되도록 적당한 pH를 유지시키는 pH 조절제를 포함하는 무전해 도금액에 피도금체를 침지하여 피도금체 표면에 무전해 구리막을 형성하는 단계 및 무전해 도금액에서상기 피도금체를 꺼내지 않고 바로 무전해 구리막이 형성된 피도금체에 환원전위를 인가하여 피도금체에 전해 구리막을 형성시키는 단계를 포함한다." 본 기술는 이동과정에서 생길 수 있는 구리의 산화를 방지할 수 있으며, 공정간 이동과정이 사라짐으로써 전체 도금 공정의 단순화와 도금 공정 비용의 절감을 실현할 수 있다. 본 기술은 구리가 가진 낮은 비저항과 전자이동에 대한 높은 저항성 때문에 반도체 배선 공정에 구리 전해 도금 공정의 도입이 증가하고 있다. 따라서 본 기술의 활용이 기대된다."
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체 기판을 마련하는 단계와, 활성화 용액에 기판을 침지시켜서 기판 표면에 활성화 물질을 증착하여 기판을 활성화하는 단계와, 활성화된 기판을 루테늄 전해 도금 용액에 침지시키고 환원 전위를 인가하여 활성화된 기판 표면에 루테늄을 전해 도금하는 루테늄 박막 형성 방법에 관한 것이다. 본 기술은 화학 기상 증착법으로 형성되던 루테늄 박막을 비용이 저렴하고 공정이 간단한 전해 도금으로 형성하고 반도체 구조에서 하부 전극으로 루테늄을 사용하는 경우 누설 전류 특성이 우수하고 백금보다 식각이 용이하므로 루테늄 박막을 커패시터의 전극으로 사용하기 위한 연구가 활발해지고 있다. 그러므로 본 기술에 의한 루테늄 박막 형성 공정이 반도체의 하부전극 형성에 이용될 것으로 예상된다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 구리염과, 구리이온과 리간드를 형성하여 액상반응을 억제하는 착화제와, 구리이온을 환원시키는 환원제와, 환원제가 산화되도록 적당한 pH를 유지시키는 pH 조절제를 포함하는 무전해 도금액에 피도금체를 침지하여 피도금체 표면에 무전해 도금을 실시하는 반도체 배선용 구리 박막 형성방법에 있어서, 도금액의 온도를 30℃~70℃에서 실시하는 것, 또는 도금액의 온도를 30℃~70℃에서 실시한 다음에, 도금액의 온도를 15℃~28℃로 하여 실시한다. 본 기술은 구리 막내의 구리 산화물이 존재하지 않고, 구리 박막의 비저항은 낮으며, 접합성 또한 뛰어난 반도체 배선용 구리 박막을 얻을 수 있으며, 잠복기를 줄여 공정 전체 시간을 줄일 수 있고 구리가 가진 낮은 비저항과 전자이동에 대한 높은 저항성 때문에 반도체 배선 공정에 구리의 사용이 증가하고 있다. 본 기술에 의한 구리 박막 형성 방법은 이전에 구리 무전해 도금을 통해 얻을 수 있던 구리 박막보다 더 나은 막질의 구리 박막을 짧은 공정 시간에 얻을 수 있으므로 차후에 반도체 배선 공정에 쓰일 수 있다고 본다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 루테늄 소스 가스와 산소 가스를 사용하여 화학 기상 증착법으로 반응 챔버 내의 기판 상에 루테늄 박막을 형성하는 방법에 있어서, 할로겐 화합물을 이용하는 것이다. 본 기술을 통해 균일한 루테늄 박막을 증착할 수 있으므로 박막의 전기적 특성의 향상시켰으며, 고온 공정에서도 큰 박막 증착률을 얻을 수 있으므로 저온 공정에서 생긴 탄소 불순물을 제거하기 위한 별도의 열처리 공정이 필요하지 않으므로 생산성 향상과 원가절감 효과가 있다. 또한 작은 선폭을 가진 단차 패턴의 고품질 루테늄 박막을 형성할 수 있으므로 반도체에서 전극을 형성하는 데 사용할 수 있다. 최근 귀금속 또는 그 산화물을 반도체 집적회로에 존재하는 커패시터의 하부전극 또는 상부전극으로 사용하는 연구가 진행되고 있으며, 루테늄의 경우 누설 전류 특성이 우수하고 백금보다 식각이 용이하므로 차후에 반도체 공정에 사용될 것으로 예상된다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 환원제의 산화에 의해 발생하는 전자를 이용해 금속 이온을 환원시켜 반도체 기판에 도금하는 무전해 도금을 실시하기 전의 기판 표면 처리 방법은 반도체 기판을 마련하는 단계와 반도체 기판의 표면에 형성된 자연 산화막을 식각하여 세정하는 단계와 세정된 반도체 기판을 환원제를 산화시키기는 데 필요한 촉매와 기판의 표면을 활성화하는 활성화제와 촉매의 금속 이온과 리간드를 형성하는 착화제로 이루어지는 활성화 용액에 침지시켜 표면을 활성화하는 단계를 포함한다. 본 기술은 기판 표면에 균일한 촉매층을 형성하여 낮은 면저항을 갖는 것과 동시에 표면이 고른 무전해 도금막을 형성할 수 있어서 반도체의 질적 향상을 도모할 수 있고 구리 무전해 도금은 낮은 비용으로 가능하며 대면적에 균일한 박막을 형성할 수 있다는 장점을 가지고 있으므로 차후에 반도체 배선 공정에 도입될 것을 기대된다. 그러므로 본 기술은 구리막의 질 향상을 위해 반도체 배선공정에서의 구리 무전해 도금에 사용될 것으로 기대된다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체 기판을 마련하는 단계, 반도체 기판에 건식법 또는 습식법을 이용하여 구리 시드층을 형성하는 단계, 반도체 기판을 세정하는 단계, 반도체 기판 상에 환원 전위를 인가하여 구리전해 도금액을 이용하여 전해 도금을 실시하는 단계, 전해 도금을 실시한 반도체 기판에 고온 열처리를 실시하는 단계를 포함한다. 본 기술은 구리 시드층 위에 구리 전해 도금을 하였을 때에 후속 공정으로 간단한 고온 처리를 함으로써 균일한 구리막을 형성할 수 있고, 면저항도 감소시키므로 고품질의 반도체 배선용 구리막을 형성할 수 있다. 구리가 가진 낮은 비저항과 전자이동에 대한 높은 저항성 때문에 반도체 배선 공정에 구리의 사용이 증가하고 있으며, 그에 따라 구리 전해 도금 공정의 도입이 증가하고 있다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 반도체 금속막 형성 방법 관한 것으로서, 특히 무전해 도금으로 시드층(seed layer)을 형성하는 반도체 금속막 형성 방법에 관한 것이다. 본 기술은 무전해 도금으로 구리 시드층의 형성과 전해 도금으로 구리 전해막의 형성이 동일한 용기 내에서 이루어지기 때문에 구리 시드층이 대기중에 노출되어 산화되는 문제점을 없앨 수 있고, 또한 구리시드층을 형성시키기 위한 별도의 CVD 내지 PVD 장치가 필요없으므로 공정이 단순하며 생산비용도 절감된다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 플라즈마 형성을 통하여 반응성을 높이고, 높은 이온(플라즈마) 밀도를 형성하여 증착 속도를 높이고, 플라즈마의 밀도와 기판에 입사되는 이온에너지를 독립적으로 조절하여 미세 조직을 정밀하게 제어하여 형성하고, 치밀한 조직을 형성할 수 있는 유도결합 플라즈마를 이용한 이온 플레이팅 시스템에 관한 것이다. 본 기술에서는 기판과 소스 사이에 유도 결합 플라즈마를 발생시킴으로써 증착 성능을 높여서 치밀한 조직으로 증착이 가능하고 증착 속도가 빠르며, 저온에서도 증착이 가능하다. 위 공정을 이용하여 내식 및 내마모 코팅을 공구, 금형, 다이 등에 증착하면 제품의 생산성 및 수명을 현격히 연장시켜 주는 효과를 제공할 수 있다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 광이미지 및 광메모리용 화합물로 사용할 수 있는 신규의 액정성 찰콘 화합물 제공 및 200 ℃ 이상에서 액정이 형성되는 신규 찰콘 화합물을 제조하는 방법에 관한 것이다. 본 기술은 액정 상태에서 정렬시킨 후 중합하는 방법으로 열에 의해 간단히 분자들의 정렬을 유도할 수 있고, 기존의 자기기록매체의 한계를 극복할 수 있는 광기록매체개발에 활용이 가능하다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기
일반기술
전기·전자 > 반도체 공정 (B63)
본 기술은 자기저항소자의 제조방법에 관한 것으로, 특히 비휘발성 메모리 소자로의 응용이 활발히 연구되고 있는 스핀밸브 자기저항 소자의 제조시에 재료 내에 별도의 외부자장의 인가없이 자기이방성을 유도하여 자기저항소자를 제조하는 방법에 관한 것이다 본 기술에 따르면 기울여 잘라진 Si 기판과 Cu 바닥층 위에서는 증착 중 외부자장의 인가 또는 후열처리 공정 없이도, 자성층 / 비자성층 / 자성층으로 구성된 스핀밸브 거대자기저항재료 내부에 강한 일축자기이방성이 유도되어 메모리용 소자 등의 제조에 응용가능한 매우 유용한 기술이다.
- 보유기관
- 서울대학교
- 등록일
- 2004-11-24
상세보기